在2025年Altera創(chuàng)新者大會(huì)上，Altera 推出全新FPGA軟硬件解決方案，以進(jìn)一步拓展可編程邏輯在工業(yè)、視覺、通信及數(shù)據(jù)中心等領(lǐng)域的應(yīng)用廣度與擴(kuò)展能力。作為全球最大專注于FPGA的解決方案提供商，Altera 將憑借自身獨(dú)特的優(yōu)勢(shì)，為當(dāng)今由AI驅(qū)動(dòng)的世界提供安全、可擴(kuò)展、面向未來的可編程解決方案，以滿足持續(xù)增長的市場需求。

Altera 首席執(zhí)行官 Raghib Hussain 表示：“現(xiàn)階段，Altera 專注于 FPGA 解決方案的運(yùn)營與發(fā)展，使我們能夠以更快的速度、更高的敏捷性推動(dòng)創(chuàng)新，更緊密地與客戶互動(dòng)，并快速響應(yīng)市場變化。同時(shí)，通過持續(xù)投入渠道與生態(tài)合作伙伴建設(shè)，穩(wěn)步升級(jí)全棧 FPGA 產(chǎn)品與工具，我們也正讓 FPGA 技術(shù)變得更易獲取和使用。Altera 致力于通過高性能、低延遲、能效優(yōu)化的架構(gòu)，加速客戶在邊緣 AI 和嵌入式應(yīng)用中的工作負(fù)載處理，推動(dòng)其更快實(shí)現(xiàn)差異化，并高效將下一代解決方案推向市場。”

Altera Agilex FPGA 全線產(chǎn)品現(xiàn)已進(jìn)入量產(chǎn)階段，其中包括集成 ARM 處理器子系統(tǒng)的 Agilex 5 和 Agilex 3 SoC FPGA。Altera 推出的功耗與成本優(yōu)化型 SoC FPGA，面向邊緣 AI 及傳統(tǒng)軟硬件協(xié)同處理等應(yīng)用，憑借穩(wěn)定的低延遲、高度集成和卓越能效，加速 FPGA 在相關(guān)場景的部署落地。

對(duì)于需要更高性能、更大容量和更高內(nèi)存帶寬的應(yīng)用場景，如邊緣 AI 推理、4K/8K 視頻處理及 5G/6G 無線通信等，Altera 將其中端 Agilex 5 D 系列 FPGA 與 SoC 進(jìn)行了升級(jí)。其邏輯單元密度最高提升至 2.5 倍，為這些高需求場景提供更強(qiáng)的算力支持。最高密度的 Agilex 5 D 系列 FPGA 單顆器件可集成多達(dá) 160 萬個(gè)邏輯單元，并配備更高比例的 DSP 模塊與邏輯密度，以及更大的內(nèi)存帶寬，以滿足高性能且空間受限的應(yīng)用需求。同時(shí)，Altera 還將所有 Agilex 5 D 系列 FPGA 的 DDR5 接口速度提升至最高 5,600 MT/s，LPDDR5 接口速度提升至最高 5,500 MT/s，相比此前規(guī)格提升了 25%。內(nèi)存接口速度的提升將顯著提高數(shù)據(jù)吞吐量，并大幅提升各類終端應(yīng)用的整體系統(tǒng)性能。此外，Agilex 5 D 系列產(chǎn)品中也引入后量子密碼學(xué)（PQC）安全啟動(dòng)功能，結(jié)合業(yè)界領(lǐng)先的設(shè)計(jì)安全特性，為客戶提供增強(qiáng)的安全保障。目前，客戶可通過 Quartus Prime 軟件，使用部分 Agilex 5 D 系列器件進(jìn)行設(shè)計(jì)。

Altera Quartus Prime Pro 25.3：編譯速度與Fmax性能再創(chuàng)新高，持續(xù)引領(lǐng)FPGA設(shè)計(jì)工具發(fā)展

作為今日宣布的重點(diǎn)消息之一，Altera 還發(fā)布了 Quartus Prime 軟件 25.3 版本。該版本通過提前提供最新的設(shè)計(jì)工具，縮短了 FPGA 設(shè)計(jì)時(shí)間并加速了產(chǎn)品上市，顯著增強(qiáng)開發(fā)人員體驗(yàn)。

在最新發(fā)布的 Quartus Prime 軟件 25.3 版本中，可搶先體驗(yàn)Altera 第四代系統(tǒng)集成工具 ——Visual Designer Studio。其通過自動(dòng)化設(shè)計(jì)流程中 IP 模塊的連接，加速了 IP 集成，并能夠根據(jù)用戶設(shè)計(jì)需求自動(dòng)推薦 IP 路由，應(yīng)用有效的 IP 連接以確保功能正常。Visual Designer Studio 具有用戶友好的拖放式塊視圖，允許用戶將 IP 塊和 RTL 代碼直接可視化地放置到設(shè)計(jì)中，并快速追蹤 FPGA 內(nèi)的數(shù)據(jù)路徑。與純 RTL 設(shè)計(jì)相比，Visual Designer Studio 可將 FPGA 設(shè)計(jì)的啟動(dòng)時(shí)間從 5 天大幅縮短至 2 小時(shí)。

相較于 25.1.1 版本，Quartus Prime 軟件 25.3 版本縮短了6%的編譯時(shí)間，使得自 Agilex 7 FPGA 投產(chǎn)以來 (23.1版本)，總編譯時(shí)間累計(jì)縮短了 27%。同時(shí)，在保持高 Fmax 性能 (25.1.1版本) 的前提下，設(shè)計(jì)平均可減少 6% 的自適應(yīng)邏輯模塊 (ALM) 使用量。得益于持續(xù)的編譯器和架構(gòu)優(yōu)化，即使器件已投入生產(chǎn)，Quartus 軟件也能夠助力設(shè)計(jì)人員將更多邏輯集成到 FPGA 中，并更輕松地實(shí)現(xiàn)性能目標(biāo)。盡管具體結(jié)果可能因設(shè)計(jì)而異，但大多數(shù)用戶都有望體驗(yàn)到更快的編譯速度、更低的資源占用以及更少的時(shí)序收斂迭代，從而加速復(fù)雜 FPGA 項(xiàng)目的上市進(jìn)程。

Altera Quartus Prime 軟件 25.3 版本現(xiàn)已開放下載，同時(shí)發(fā)布的還有 Altera FPGA AI Suite 25.3 最新版本，該套件旨在加速 AI 模型在 FPGA 中的集成。

構(gòu)建完善的FPGA生態(tài)，加速產(chǎn)品上市

Altera 構(gòu)建了強(qiáng)大的合作伙伴生態(tài)，在優(yōu)化 FPGA 開發(fā)體驗(yàn)、簡化開發(fā)流程方面發(fā)揮著重要作用。目前，Altera 解決方案合作伙伴加速計(jì)劃（ASAP）已吸引超過 300 家注冊(cè)合作伙伴加入。通過該計(jì)劃，開發(fā)者可獲得經(jīng) Altera 認(rèn)證的 IP、軟件、硬件及設(shè)計(jì)服務(wù)，有效降低設(shè)計(jì)復(fù)雜度，并將產(chǎn)品上市周期最多縮短50%。