作為Xilinx 7nm芯片，Versal在架構(gòu)上與前一代芯片UltraScale相比有諸多不同，這里我們就來看看都有哪些不同。

時(shí)鐘資源

從時(shí)鐘Buffer角度看，多了一種BUFG_FABRIC，專門用于驅(qū)動(dòng)高扇出網(wǎng)線，從而降低了BUFG的利用率，緩解了布線資源的壓力，其在芯片中的位置如圖中紅色標(biāo)記所示。

可配置邏輯模塊

再看CLB，Versal中一個(gè)CLB規(guī)模相當(dāng)于UltraScale中的兩個(gè)CLB，故其包含16個(gè)觸發(fā)器和64個(gè)LUT。同時(shí)，這64個(gè)LUT中有32個(gè)LUT可配置為RAM/ROM/或移位寄存器。這意味著，Versal中的CLB不再有CLB_LL和CLB_LM之分。此外，CLB內(nèi)部列方向相鄰的LUT是可級聯(lián)的，這對于緩解CLB外部的布線壓力是有益的。

CLB內(nèi)部還增加了Inverse Multipliexer Register （Imux Register），用于改善Fmax、解決保持時(shí)間違例。另一方面，CLB內(nèi)部不再包含F(xiàn)7/8/9MUX，改由LUT實(shí)現(xiàn)相應(yīng)的功能。

DSP58

Versal中的乘法器為DSP58，可支持27x24有符號數(shù)乘法，與UltraScale中的27x18相比有所提升。同時(shí)，就復(fù)數(shù)乘法而言，對于18-bit復(fù)數(shù)，只需要消耗2個(gè)DSP58。在UltraScale中，則要消耗3個(gè)DSP48。DSP58的另一亮點(diǎn)是可支持向量乘，也就是說27x24的乘法器可分解為3個(gè)9x8的乘法器，從而可方便地實(shí)現(xiàn)兩個(gè)長度為3的向量乘法，這對于快速實(shí)現(xiàn)矩陣乘法是很有利的。此外，DSP58還支持浮點(diǎn)乘法和浮點(diǎn)加法。DSP48則需要額外的資源實(shí)現(xiàn)浮點(diǎn)運(yùn)算。

URAM288

在UltraScale中，URAM288可支持的位寬是固定的72位，且初始值只能為0。但在Versal中，URAM288可支持4中位寬，分別為9/18/36/72，同時(shí)，初始值是用戶可定義的。

Block RAM

在UltraScale中，一個(gè)RAMB36可配置的位寬為1/2/4/9/18/36/72，但在Versal中，1/2/4這些位寬不再支持。

復(fù)位

從復(fù)位角度看，Versal中的BRAM和DSP內(nèi)部寄存器既支持同步復(fù)位又支持異步復(fù)位，而UltraScale中的BRAM和DSP僅支持同步復(fù)位。

編輯：jq