楷登電子（美國(guó) Cadence 公司，NASDAQ：CDNS）今日宣布推出 Xcelium Apps，該系列技術(shù)基于 Cadence? Xcelium? Logic Simulator 內(nèi)核原生實(shí)現(xiàn)，可為汽車電子、移動(dòng)設(shè)備和超算系統(tǒng)等特定領(lǐng)域設(shè)計(jì)團(tuán)隊(duì)帶來最強(qiáng)的驗(yàn)證性能提升。通過 Xcelium Apps 的靈活搭配，客戶可提高多達(dá) 10 倍的回歸吞吐量。

Xcelium 應(yīng)用程序系列產(chǎn)品包括：

機(jī)器學(xué)習(xí)：

Xcelium Machine Learning（ML）App 利用專有的機(jī)器學(xué)習(xí)技術(shù)來縮短回歸時(shí)間，可從以往的回歸過程中學(xué)習(xí)并指導(dǎo) Xcelium 隨機(jī)引擎，在實(shí)現(xiàn)相同覆蓋率的前提下大幅度減少仿真周期，或者在特定的覆蓋點(diǎn)產(chǎn)生激勵(lì)捕捉更多的 bug。

混合信號(hào)：

Xcelium Digital Mixed-Signal（DMS）App 支持與 Cadence Spectre? SPICE 模擬電路的原生數(shù)模協(xié)同軟件仿真，以及基于 SystemVerilog 實(shí)數(shù)模型的高級(jí)仿真。

多核：

Xcelium Multi-Core（MC）App 可實(shí)現(xiàn) Xcelium 內(nèi)核級(jí)多線程處理，顯著縮短長(zhǎng)期運(yùn)行的高活性測(cè)試運(yùn)行時(shí)間，例如門級(jí)設(shè)計(jì)測(cè)試（DFT）仿真。

安全：

Xcelium Safety App 支持串行和并發(fā)故障仿真，結(jié)合由 Jasper? Safety、vManager? Safety 和 Midas? Safety Planner 組成的 Cadence 安全驗(yàn)證全流程，可高效地執(zhí)行安全錯(cuò)誤注入以符合 ISO 26262 標(biāo)準(zhǔn)要求。

功耗回放：

Xcelium PowerPlayback App 通過Palladium? 硬件仿真器捕獲數(shù)十億規(guī)模 SoC 設(shè)計(jì)的門級(jí)網(wǎng)表波形，進(jìn)行時(shí)序反標(biāo)后在 Xclium 上進(jìn)行大規(guī)模并行回放，以達(dá)到毛刺精確的功耗估計(jì)。

X - Pessimism：

Xcelium X - Pessimism Removal（XPR）App 采用先進(jìn)算法，使軟件仿真中“X”值的傳播更加準(zhǔn)確，從而縮短調(diào)試時(shí)間。

“Xcelium Apps 進(jìn)一步提升了邏輯仿真性能，”Cadence 資深副總裁兼系統(tǒng)與驗(yàn)證事業(yè)部總經(jīng)理 Paul Cunningham 表示，“這些應(yīng)用程序通過針對(duì)特定領(lǐng)域的相關(guān)技術(shù)來實(shí)現(xiàn)當(dāng)代 SoC 中 IP 和全芯片設(shè)計(jì)驗(yàn)證的性能最大化?！?/p>

除了 Xcelium Apps 和 Xcelium Logic Simulator，Cadence 驗(yàn)證全流程還包括 Palladium Z2 硬件仿真、Protium? X2 原型設(shè)計(jì)、Jasper Formal Verification Platform 形式驗(yàn)證平臺(tái)、Helium? Virtual 和 Hybrid Studio、vManager Verification Management Platform 驗(yàn)證管理平臺(tái)，存儲(chǔ)器和外設(shè)接口 VIP 以及系統(tǒng) VIP。Cadence 驗(yàn)證全流程是 Cadence 智能系統(tǒng)設(shè)計(jì) （Intelligent System Design?）戰(zhàn)略的一部分。

客戶評(píng)價(jià)

Alif Semiconductor 工程部副總裁 Edward Youssoufian：

“Alif Semiconductor 把 Cadence 的 Xcelium Logic Simulator 作為人工智能/機(jī)器學(xué)習(xí)和物聯(lián)網(wǎng)設(shè)計(jì)驗(yàn)證流程的一部分，幫助我們加快完成仿真任務(wù)。我們還利用 Xcelium DMS 應(yīng)用程序結(jié)合主體軟件仿真器來驗(yàn)證我們的混合信號(hào)設(shè)計(jì)。借助 Xcelium 仿真器，我們可以按時(shí)實(shí)現(xiàn)驗(yàn)證收斂，達(dá)成我們的上市時(shí)間目標(biāo)?！?/p>

杰發(fā)科技系統(tǒng)級(jí)芯片設(shè)計(jì)總監(jiān) Yi Gu：

“我們使用 Cadence Xcelium Logic Simulator 來驗(yàn)證我們的設(shè)計(jì)，在這方面我們擁有豐富的經(jīng)驗(yàn)。新的 Xcelium Apps 是 Xcelium 仿真器的有益延伸，讓我們可以隨時(shí)在原生引擎上靈活應(yīng)用各種先進(jìn)新技術(shù)。我們的汽車芯片必須通過 ISO 26262 標(biāo)準(zhǔn)，而 Xcelium Safety App 幫助我們確保合規(guī)性，同時(shí)利用最先進(jìn)的驗(yàn)證技術(shù)來找到設(shè)計(jì)中的深層 bug。”

Realtek 副總裁兼發(fā)言人 Yee - Wei Huang：

“新的 Cadence Xcelium PowerPlayback App 幫助我們團(tuán)隊(duì)在設(shè)計(jì)周期的早期階段準(zhǔn)確計(jì)算功耗。包括 Xcelium PowerPlayback App 在內(nèi)的 Xcelium Apps 可以讓我們應(yīng)用Xcelium Logic Simulator 的特定功能來完成各種驗(yàn)證需求，確保設(shè)計(jì)功能正確，滿足緊迫的芯片面市時(shí)間要求?！?/p>

瑞薩電子汽車 SoC 業(yè)務(wù)部杰出工程師 Tatsuya Kamei：

“ 作為我們驗(yàn)證流程的一部分，Cadence Xcelium Machine Learning App 通過更少的回歸測(cè)試用例來加速覆蓋率收斂，解決了我們急迫的驗(yàn)證期限問題，并最大限度地提高了整體驗(yàn)證性能和驗(yàn)證效率?！?/p>

意法半導(dǎo)體微控制器和數(shù)字集成電路事業(yè)群射頻及通信部設(shè)計(jì)經(jīng)理 Roberto Mattiuzzo：

“我們團(tuán)隊(duì)使用 Cadence Xcelium Logic Simulation 來滿足驗(yàn)證需求，在這方面我們擁有豐富的經(jīng)驗(yàn)。而新的 Xcelium Apps 進(jìn)一步擴(kuò)展了該平臺(tái)的能力。Xcelium Multi-Core App 使我們能夠利用多核計(jì)算來縮短耗時(shí)冗長(zhǎng)的 DFT 仿真時(shí)間。這些 Xcelium Apps 可實(shí)現(xiàn)及時(shí)的驗(yàn)證收斂，我們打算在后面的驗(yàn)證流程中持續(xù)使用?！?/p>