電子發(fā)燒友網(wǎng)報道（文/李寧遠）在全球發(fā)展人工智能的熱潮之下，臺積電憑借其領先的芯片技術(shù)、穩(wěn)定擴增的產(chǎn)能，不愧為良率第一市場份額第一的芯片制造大廠。在每年高額的營收背后，是芯片制造技術(shù)的深厚積累。同樣，臺積電每年投入研發(fā)的費用都是以百億美元計算。

臺積電在先進芯片制造技術(shù)上的布局也都被視為行業(yè)發(fā)展方向的風向標，今年四月末，臺積電在加利福尼亞州舉辦了2024年北美技術(shù)論壇，發(fā)布了包括A16納米制程、背面供電技術(shù)、晶圓系統(tǒng)（TSMC-SoW）等多種技術(shù)在內(nèi)的新技術(shù)進展與新技術(shù)突破，旨在提高效能、功耗效率及功能性，協(xié)助芯片廠商在未來持續(xù)釋放更多的創(chuàng)新。

臺積電公布先進制程進展，指向更高性能能效芯片制造

臺積電在北美技術(shù)論壇上，發(fā)布一種名為A16的新型芯片制造技術(shù)，預計于2026年量產(chǎn)。該制程技術(shù)是首個整合納米片晶體管以及背面供電技術(shù)的節(jié)點，該技術(shù)在性能提升的同時進一步降低了功耗。臺積電高管表示，人工智能芯片廠商的需求加快了該技術(shù)的研發(fā)，人工智能芯片會成為A16技術(shù)的首批采用者。

隨著臺積電領先業(yè)界的N3E技術(shù)進入量產(chǎn)，N2、N2P 2nm節(jié)點預計于2025年量產(chǎn)，臺積電在其技術(shù)藍圖上推出了新技術(shù)A16，仍舊保持著領先性。從性能上看，A16與N2P制程相比，A16在相同的工作電壓下，速度增快了8%-10%，在相同的速度下，功耗降低了15%-20%。整體芯片的密度也比N2P制程提升了1.10倍，非常契合人工智能芯片需求。

臺積電在論壇上同時宣布A14工藝節(jié)點的計劃，A14預計將采用第二代納米片晶體管以及更先進的背面供電網(wǎng)絡，有望在2027—2028年開始生產(chǎn)。

在成熟制程方面，臺積電也在繼續(xù)完善已有節(jié)點，如推出了全新優(yōu)化的5nm節(jié)點N4C，進一步降低5nm制造成本，實現(xiàn)更小的芯片尺寸并降低生產(chǎn)復雜性，同時還能提供更高的功能良率。

在A16上，臺積電應用了納米片晶體管以及背面供電技術(shù)兩個亮眼技術(shù)。在NanoFlex納米片晶體管上的創(chuàng)新帶來了N2標準單元的靈活性，可根據(jù)需求優(yōu)化功耗、性能和面積，這是A16得以在更小功耗下提供高性能的原因之一。

背面供電技術(shù)被視為繼續(xù)開發(fā)更精細工藝節(jié)點技術(shù)的基本技術(shù)，是現(xiàn)在先進制程巨頭正在全力競爭的技術(shù)高地。有消息稱，臺積電A16采用的Super PowerRail背面供電技術(shù)，是將電力傳輸線直接連接到源極和汲極，其復雜程度與技術(shù)成本要高于英特爾的負面供電技術(shù)，可以更好地滿足AI芯片、數(shù)據(jù)中心的發(fā)展需求。

從此前布局開發(fā)背面供電技術(shù)幾家巨頭的進度來看，英特爾是在這條賽道上最激進也有望最先落地背面供電技術(shù)應用的一方，也是最早在產(chǎn)品級測試芯片上實現(xiàn)背面供電的。對于背面供電技術(shù)，巨頭們都在緊鑼密鼓加快研發(fā)進度。

和先進制程相關的角逐從來沒有停歇過，不只是背面供電技術(shù)的你追我趕，三星此前曾表示2nm工藝視為超越臺積電重返領先先進制程地位的關鍵，英特爾也發(fā)表過要利用14A技術(shù)重新奪回芯片性能王座的說法。

隨著臺積電公布芯片制造技術(shù)的新進展，先進制程頭部廠商之間的競爭愈發(fā)激烈，角逐激烈程度再次升級。

為先進芯片提供更優(yōu)的封裝選擇

隨著高性能計算需求的爆發(fā)，算速與算力上的需求推動了先進封裝的進一步發(fā)展，臺積電的CoWoS與SoIC封裝技術(shù)正是目前產(chǎn)能吃緊供不應求的先進封裝。根據(jù)近日臺媒的報道，英偉達、AMD 兩家公司高度重視高性能計算市場，已經(jīng)包下了臺積電今明兩年CoWoS與SoIC先進封裝的產(chǎn)能。

CoWoS是臺積電2.5D先進封裝技術(shù)，不夸張地說，目前絕大部分HBM系統(tǒng)都封裝在CoWos上，臺積電也是一再上調(diào)CoWos產(chǎn)能，預計今年底CoWoS月產(chǎn)能將達到4.5萬至5萬片以滿足市場需求。

臺積電在論壇上也宣布，正在研發(fā)CoWoS封裝技術(shù)的下個版本，可以讓系統(tǒng)級封裝尺寸增大兩倍以上，實現(xiàn)120x120mm的超大封裝，功耗可以達到千瓦級別。計劃到2026年CoWoS_L硅中介層尺寸可以達到光掩模的5.5 倍，2027年讓硅中介層尺寸達到光掩模的8倍以上。

SoIC是高密度3D chiplet堆疊技術(shù)，凸塊密度更高，傳輸速度更快，功耗更低。目前該技術(shù)產(chǎn)能還較低，預計今年底月產(chǎn)能可達五六千片，并在2025年底沖上單月1萬片規(guī)模。

此外，先進系統(tǒng)級晶圓封裝技術(shù)SoW的亮相也代表了臺積電在封裝技術(shù)方面的持續(xù)創(chuàng)新和進步。SoW是一種異構(gòu)集成手段，能夠?qū)⑦壿嬓酒?、復合SoIC封裝、HBM 和其他芯片等全部封裝在單一晶圓中，與CoWoS和SoIC相比，先進封裝復雜性和能力的進一步提升，能解決封裝技術(shù)在性能、功耗上的限制。

臺積電表示基于集成扇出（InFO）技術(shù)的SoW現(xiàn)已投入生產(chǎn)，利用CoWoS技術(shù)的SoW計劃在2027年推出。

利用硅光子技術(shù)應對數(shù)據(jù)爆炸增長

硅光子技術(shù)也是論壇上的亮點技術(shù)，臺積電表示正在開發(fā)緊湊型通用光子引擎技術(shù)，使用SoIC-X芯片堆疊技術(shù)將電子裸片堆疊在光子裸片之上，為電子與光子元件之間的接口提供最低的電阻及更高的能源效率。

在算力向更高水平發(fā)展，數(shù)據(jù)量飛速膨脹的推動下，電信號已經(jīng)開始乏力，光技術(shù)才能匹配上暴增的算力和數(shù)據(jù)交互需求。臺積電計劃在2025年完成將緊湊型通用光子引擎技術(shù)用于小尺寸可插拔設備的技術(shù)驗證，并于2026年推出基于CoWoS封裝技術(shù)整合的CPO模塊。

CPO近年來的確吸引了越來越多廠商加入賽道，雖然還在起步階段，但國內(nèi)外相關廠商都對該技術(shù)表示認可，這兩年該技術(shù)會逐步開始商用，2026至2027年有望形成規(guī)模上量。根據(jù)CIR數(shù)據(jù)預測，2027年光學共封裝的市場收入將達到54 億美元。

小結(jié)

在論壇上，臺積電還提到了車用的先進封裝，臺積電表示正在通過整合先進芯片與封裝技術(shù)來滿足車用客戶對更高計算能力的需求，同時符合車規(guī)安全與品質(zhì)要求。該封裝指的是車用InFO-oS和CoWoS-R方案，兩個封裝方案有望明年獲得AEC-Q100 2級認證。

總的來看，臺積電的多項技術(shù)進展顯示了其在高端芯片制造、封裝上的領先，也讓我們看到了高端芯片制造領域尖端技術(shù)的激烈競爭。為了在人工智能帶動的產(chǎn)業(yè)快速發(fā)展中繼續(xù)占據(jù)重要地位，臺積電也加大力度投入了相關技術(shù)研發(fā)。臺積電首席執(zhí)行官表示相信A16納米制程、晶圓系統(tǒng)等技術(shù)的發(fā)布，將為下一代人工智能應用奠定堅實基礎。