18video性欧美19sex,欧美高清videosddfsexhd,性少妇videosexfreexxx片中国,激情五月激情综合五月看花,亚洲人成网77777色在线播放

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

后摩爾定律時代,提升集成芯片系統(tǒng)化能力的有效途徑有哪些?

Felix分析 ? 來源:電子發(fā)燒友 ? 作者:吳子鵬 ? 2024-12-03 00:13 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

電子發(fā)燒友網(wǎng)報(bào)道(文/吳子鵬)當(dāng)前,終端市場需求呈現(xiàn)多元化、智能化的發(fā)展趨勢,芯片制造則已經(jīng)進(jìn)入后摩爾定律時代,這就導(dǎo)致先進(jìn)的工藝制程雖仍然是芯片性能提升的重要手段,但效果已經(jīng)不如從前,先進(jìn)封裝得到了業(yè)界的廣泛重視。


日前,由博聞創(chuàng)意會展主辦的第八屆中國系統(tǒng)級封裝大會SiP Conference China2024·蘇州站成功召開,大會演講主要圍繞 “AI/大算力應(yīng)用”“存儲/高速互連應(yīng)用”“新工藝及材料”三大主題。通過嘉賓的分享可以明顯感受到,在后摩爾定律時代,AI大算力應(yīng)用對芯片發(fā)展有著積極的帶動作用,為了打造更強(qiáng)的高性能計(jì)算芯片,產(chǎn)業(yè)界從EDA、制造、封裝、存儲等多角度入手,全面推動集成芯片系統(tǒng)化發(fā)展。下面,我們來分享幾個來自SiP Conference China2024·蘇州站的解決方案,幫助大家捕捉技術(shù)發(fā)展的最前沿。

系統(tǒng)級創(chuàng)新打破“四力”挑戰(zhàn)

在大會致辭環(huán)節(jié),中國半導(dǎo)體行業(yè)協(xié)會副秘書長兼封測分會秘書長徐冬梅表示,隨著信息技術(shù)的飛速發(fā)展,半導(dǎo)體行業(yè)迎來了前所未有的變革,特別是在后摩爾定律時代,異構(gòu)集成和先進(jìn)封裝技術(shù)已經(jīng)成為行業(yè)發(fā)展的關(guān)鍵推動力。這些創(chuàng)新技術(shù)不僅能夠滿足高性能計(jì)算、人工智能(AI)、自動駕駛等新興領(lǐng)域?qū)π酒阅艿臉O致追求,更為整個芯片產(chǎn)業(yè)鏈帶來了更加廣闊的市場空間。

談到產(chǎn)業(yè)變革,芯和半導(dǎo)體副總裁倉巍談到了當(dāng)前AI快速發(fā)展給半導(dǎo)體產(chǎn)業(yè)帶來的一些具體挑戰(zhàn),主要是“四力”——算力、存力、運(yùn)力和電力??梢院唵卫斫鉃椋壳?a href="http://cshb120.cn/tags/gpu/" target="_blank">GPU等計(jì)算芯片的算力發(fā)展跟不上AI對于算力的需求,然而內(nèi)存帶寬、I/O傳輸能力、總線傳輸能力也在限制算力的輸出。此外,高性能計(jì)算芯片和大規(guī)模數(shù)據(jù)中心/智算中心消耗了巨量的電能,對電力系統(tǒng)提出了非常高的要求。

對于倉巍談到的“四力”,產(chǎn)業(yè)界定然很有感觸,因?yàn)樗鼈兘?jīng)常被稱為“四道墻”。為了突破這“四道墻”的限制,產(chǎn)業(yè)界進(jìn)行了非常多的創(chuàng)新,比較典型的創(chuàng)新成果是英偉達(dá)公司Blackwell GB200 GPU,擁有2080億個晶體管,可提供高達(dá)20petaflops的FP4算力。在實(shí)現(xiàn)上,GB200將兩個B200和一個Grace CPU進(jìn)行配對,再通過NVLink連接在一起。和H100相比,GB200的性能是其7倍,訓(xùn)練速度是其4倍,且能耗更低。

倉巍認(rèn)為,英偉達(dá)Blackwell GB200 GPU代表著芯片公司向系統(tǒng)發(fā)展的大趨勢,也證明集成芯片系統(tǒng)級創(chuàng)新是引領(lǐng)半導(dǎo)體行業(yè)克服“四力”挑戰(zhàn)的主要途徑。為了實(shí)現(xiàn)集成芯片系統(tǒng)級創(chuàng)新,高頻高速互聯(lián)技術(shù)、Chiplet異構(gòu)集成以及配套EDA工具和先進(jìn)封裝技術(shù)將成為后續(xù)芯片行業(yè)發(fā)展的主要技術(shù)趨勢。芯和半導(dǎo)體在此過程中,能夠提供端到端的多物理場仿真EDA,賦能AI硬件系統(tǒng)設(shè)計(jì)。

先進(jìn)封裝的技術(shù)探索

根據(jù)市場調(diào)研機(jī)構(gòu)TrendForce的預(yù)測數(shù)據(jù),預(yù)計(jì)2025年英偉達(dá)Blackwell GB200 GPU的出貨量將超過100萬顆,占英偉達(dá)高端GPU芯片業(yè)務(wù)的四成。Blackwell GB200 GPU的成功也表明,基于臺積電CoWoS-S、CoWoS-L或CoWoS-R等先進(jìn)封裝技術(shù)構(gòu)建系統(tǒng)級封裝(SiP),是提升高性能計(jì)算芯片性能的有效途徑。

臺積電CoWoS-S、CoWoS-L和CoWoS-R代表著三種不同的技術(shù)類型,分別是硅中介層(Silicon Interposer)、重新布線層中介層(RDL Interposer)和結(jié)合局部硅互連和RDL中介層(Local Silicon Interconnect and RDL Interposer)。其中,硅中介層優(yōu)勢在于其精密的制造工藝和優(yōu)越的電性能,但價(jià)格昂貴;重新布線層中介層主要用于降低成本和適應(yīng)不同類型的器件連接需求;結(jié)合局部硅互連和RDL中介層則是利用上述兩者的優(yōu)點(diǎn)以實(shí)現(xiàn)更高效的封裝和連接。

翊杰科技股份有限公司執(zhí)行長兼總經(jīng)理蘇進(jìn)成指出,自CoWoS問世以來,通過在緊湊的平面并排集成多個芯片,與傳統(tǒng)的多芯片模塊(MCM)相比提供了更高的集成度,為了能夠排列更多的芯片、容納更多的晶體管從而提高系統(tǒng)性能,中介層面積需要不斷擴(kuò)大。通過掩模光刻拼接技術(shù),臺積電CoWoS-S目前將硅中介層面積擴(kuò)展到相當(dāng)于三個完整掩模尺寸,最多能夠?qū)崿F(xiàn)3個SOC/芯片和8個HBM共封。

蘇進(jìn)成認(rèn)為,在打造高性能AI計(jì)算芯片方面,HBM的重要性也是不容忽視的,是突破“存儲墻”的有效手段。HBM為High Bandwidth Memory的縮寫,即高帶寬內(nèi)存,可提供高速、高帶寬的內(nèi)存訪問。同時,HBM采用微凸塊和TSV技術(shù),存儲和算力芯片信號傳輸路徑短,單引腳I/O速率較低,使HBM具備更好的內(nèi)存能效特性。

當(dāng)然,通過先進(jìn)封裝實(shí)現(xiàn)SiP封裝,技術(shù)路線并不局限于臺積電的CoWoS,比如臺積電關(guān)注的FOPLP(扇出型面板級封裝)技術(shù)未來潛力也非常大。FOPLP與扇出型晶圓級封裝(FOWLP)不同之處在于,F(xiàn)OPLP用較大的面板代替了晶圓,使用的材料、設(shè)備以及產(chǎn)品的線寬線距等存在差別。一般而言,F(xiàn)OPLP在同一工藝流程中能夠生產(chǎn)出更多的單個封裝體,在同樣面積的基板上能擺放更多的芯片,因而FOPLP具有更好的材料利用率和更低成本。

目前,F(xiàn)OPLP主要用于I/O密度低和粗線寬/線距的低端或中端應(yīng)用,F(xiàn)OWLP主要用于 I/O密度高和細(xì)線寬/線距的高端應(yīng)用。不過,奕成科技 VP & CTO方立志認(rèn)為,現(xiàn)在做中低端的FOPLP就是一片紅海,做高端的FOPLP則擁有巨大的市場空間,是打造AI計(jì)算方案的可選路徑之一。尤其是在臺積電入局之后,高端FOPLP大有可為。

當(dāng)然,方立志強(qiáng)調(diào),F(xiàn)OPLP在高端應(yīng)用中和FOWLP競爭的重點(diǎn)在于,工藝技術(shù)能力要和FOWLP相同,這樣才有競爭力。

不過,目前發(fā)展高端FOPLP還有非常多的挑戰(zhàn),包括芯片位移、翹曲、細(xì)線路和細(xì)間距等。在翹曲方面,由于大型面板的熱膨脹系數(shù)(CTE)差異顯著,翹曲問題會導(dǎo)致工藝良率下降,高端AI方案的器件都非常貴,良率低是客戶無法接受的。

對于未來發(fā)展,方立志認(rèn)為,板級封裝比晶圓級封裝更有前景,呼吁更多的業(yè)者參與其中。根據(jù)奕成科技官網(wǎng)新聞,2023年12月,奕成科技高端板級系統(tǒng)級封裝項(xiàng)目順利實(shí)現(xiàn)首款產(chǎn)品量產(chǎn)交付,進(jìn)入產(chǎn)能爬坡的關(guān)鍵階段。

結(jié)語

不難看出,面對終端領(lǐng)域的高性能、多元化、智能化的需求,系統(tǒng)級創(chuàng)新已經(jīng)成為關(guān)鍵手段,當(dāng)前晶圓級封裝由于在高端市場的技術(shù)領(lǐng)先優(yōu)勢,牢牢把控著市場,英偉達(dá)Blackwell GB200 GPU的成功也說明了這一點(diǎn)。不過,通過怎樣的先進(jìn)封裝技術(shù)實(shí)現(xiàn)SiP封裝,技術(shù)路線并不是固定的,F(xiàn)OPLP后續(xù)的潛力是巨大的。當(dāng)然要想打造更好的系統(tǒng),EDA工具、存儲、高帶寬技術(shù)和材料技術(shù)也要跟上,SiP Conference China2024·蘇州站也有非常多的嘉賓談到了這些方面的創(chuàng)新。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 摩爾定律
    +關(guān)注

    關(guān)注

    4

    文章

    640

    瀏覽量

    80441
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    Chiplet,改變了芯片

    1965年,英特爾聯(lián)合創(chuàng)始人戈登·摩爾提出了“摩爾定律”。半個多世紀(jì)以來,這一定律推動了集成電路(IC)性能的提升和成本的降低,并成為現(xiàn)代數(shù)
    的頭像 發(fā)表于 10-17 08:33 ?305次閱讀
    Chiplet,改變了<b class='flag-5'>芯片</b>

    【「AI芯片:科技探索與AGI愿景」閱讀體驗(yàn)】+工藝創(chuàng)新將繼續(xù)維持著摩爾神話

    。那該如何延續(xù)摩爾神話呢? 工藝創(chuàng)新將是其途徑之一,芯片中的晶體管結(jié)構(gòu)正沿著摩爾定律指出的方向一代代演進(jìn),本段加速半導(dǎo)體的微型和進(jìn)一步
    發(fā)表于 09-06 10:37

    Chiplet與3D封裝技術(shù):摩爾時代芯片革命與屹立芯創(chuàng)的良率保障

    摩爾定律逐漸放緩的背景下,Chiplet(小芯片)技術(shù)和3D封裝成為半導(dǎo)體行業(yè)突破性能與集成度瓶頸的關(guān)鍵路徑。然而,隨著芯片集成度的提高,
    的頭像 發(fā)表于 07-29 14:49 ?505次閱讀
    Chiplet與3D封裝技術(shù):<b class='flag-5'>后</b><b class='flag-5'>摩爾時代</b>的<b class='flag-5'>芯片</b>革命與屹立芯創(chuàng)的良率保障

    晶心科技:摩爾定律放緩,RISC-V在高性能計(jì)算的重要性突顯

    運(yùn)算還是快速高頻處理計(jì)算數(shù)據(jù),或是超級電腦,只要設(shè)計(jì)或計(jì)算系統(tǒng)符合三項(xiàng)之一即可稱之為HPC。 摩爾定律走過數(shù)十年,從1970年代開始,世界領(lǐng)導(dǎo)廠商建立晶圓廠、提供制程工藝,在28nm之前取得非常大的成功。然而28nm之后摩爾定律
    的頭像 發(fā)表于 07-18 11:13 ?3861次閱讀
    晶心科技:<b class='flag-5'>摩爾定律</b>放緩,RISC-V在高性能計(jì)算的重要性突顯

    跨越摩爾定律,新思科技掩膜方案憑何改寫3nm以下芯片游戲規(guī)則

    。 然而,隨著摩爾定律逼近物理極限,傳統(tǒng)掩模設(shè)計(jì)方法面臨巨大挑戰(zhàn),以2nm制程為例,掩膜版上的每個圖形特征尺寸僅為頭發(fā)絲直徑的五萬分之一,任何微小誤差都可能導(dǎo)致芯片失效。對此,新思科技(Synopsys)推出制造解決方案,尤其是
    的頭像 發(fā)表于 05-16 09:36 ?5259次閱讀
    跨越<b class='flag-5'>摩爾定律</b>,新思科技掩膜方案憑何改寫3nm以下<b class='flag-5'>芯片</b>游戲規(guī)則

    電力電子中的“摩爾定律”(1)

    本文是第二屆電力電子科普征文大賽的獲獎作品,來自上??萍即髮W(xué)劉賾源的投稿。著名的摩爾定律中指出,集成電路每過一定時間就會性能翻倍,成本減半。那么電力電子當(dāng)中是否也存在著摩爾定律呢?1965年,英特爾
    的頭像 發(fā)表于 05-10 08:32 ?513次閱讀
    電力電子中的“<b class='flag-5'>摩爾定律</b>”(1)

    玻璃基板在芯片封裝中的應(yīng)用

    集成電路誕生以來,摩爾定律一直是其發(fā)展的核心驅(qū)動力。根據(jù)摩爾定律集成電路單位面積上的晶體管數(shù)量每18到24個月翻一番,性能也隨之提升。然
    的頭像 發(fā)表于 04-23 11:53 ?1831次閱讀
    玻璃基板在<b class='flag-5'>芯片</b>封裝中的應(yīng)用

    系統(tǒng)化EMC設(shè)計(jì)提升專業(yè)能力

    研發(fā)周期因反復(fù)整改EMC問題被無限拉長;測試認(rèn)證屢屢失敗,市場準(zhǔn)入成本陡增;書本理論與工程實(shí)踐脫節(jié),缺乏系統(tǒng)化設(shè)計(jì)思維;企業(yè)EMC體系缺失,研發(fā)流程依賴“試錯法”…
    的頭像 發(fā)表于 04-15 15:48 ?501次閱讀
    <b class='flag-5'>系統(tǒng)化</b>EMC設(shè)計(jì)<b class='flag-5'>提升</b>專業(yè)<b class='flag-5'>能力</b>

    瑞沃微先進(jìn)封裝:突破摩爾定律枷鎖,助力半導(dǎo)體新飛躍

    在半導(dǎo)體行業(yè)的發(fā)展歷程中,技術(shù)創(chuàng)新始終是推動行業(yè)前進(jìn)的核心動力。深圳瑞沃微半導(dǎo)體憑借其先進(jìn)封裝技術(shù),用強(qiáng)大的實(shí)力和創(chuàng)新理念,立志將半導(dǎo)體行業(yè)邁向新的高度。 回溯半導(dǎo)體行業(yè)的發(fā)展軌跡,摩爾定律無疑是一個重要的里程碑
    的頭像 發(fā)表于 03-17 11:33 ?612次閱讀
    瑞沃微先進(jìn)封裝:突破<b class='flag-5'>摩爾定律</b>枷鎖,助力半導(dǎo)體新飛躍

    混合鍵合中的銅連接:或成摩爾定律救星

    混合鍵合3D芯片技術(shù)將拯救摩爾定律。 為了繼續(xù)縮小電路尺寸,芯片制造商正在爭奪每一納米的空間。但在未來5年里,一項(xiàng)涉及幾百乃至幾千納米的更大尺度的技術(shù)可能同樣重要。 這項(xiàng)技術(shù)被稱為“混合鍵合”,可以
    的頭像 發(fā)表于 02-09 09:21 ?897次閱讀
    混合鍵合中的銅連接:或成<b class='flag-5'>摩爾定律</b>救星

    石墨烯互連技術(shù):延續(xù)摩爾定律的新希望

    半導(dǎo)體行業(yè)長期秉持的摩爾定律(該定律規(guī)定芯片上的晶體管密度大約每兩年應(yīng)翻一番)越來越難以維持??s小晶體管及其間互連的能力正遭遇一些基本的物理限制。特別是,當(dāng)銅互連按比例縮小時,其電阻率
    的頭像 發(fā)表于 01-09 11:34 ?782次閱讀

    摩爾定律是什么 影響了我們哪些方面

    摩爾定律是由英特爾公司創(chuàng)始人戈登·摩爾提出的,它揭示了集成電路上可容納的晶體管數(shù)量大約每18-24個月增加一倍的趨勢。該定律不僅推動了計(jì)算機(jī)硬件的快速發(fā)展,也對多個領(lǐng)域產(chǎn)生了深遠(yuǎn)影響。
    的頭像 發(fā)表于 01-07 18:31 ?2520次閱讀

    SiP封裝產(chǎn)品錫膏植球工藝

    芯片的發(fā)展也從一味的追求功耗下降及性能提升摩爾定律)轉(zhuǎn)向更加務(wù)實(shí)的滿足市場的需求(超越摩爾定律)。為了讓芯片效能最大化、封裝
    的頭像 發(fā)表于 12-23 11:57 ?1313次閱讀
    SiP封裝產(chǎn)品錫膏植球工藝

    單個芯片性能提升有效途徑

    隨著半導(dǎo)體制程不斷逼近物理極限,越來越多的芯片廠商為了提升芯片性能和效率開始使用Chiplet技術(shù),將多個滿足特定功能的芯粒單元通過Die-to-Die互聯(lián)技術(shù)與底層基礎(chǔ)芯片封裝在一起
    的頭像 發(fā)表于 10-23 15:36 ?1818次閱讀
    單個<b class='flag-5'>芯片</b>性能<b class='flag-5'>提升</b>的<b class='flag-5'>有效途徑</b>