UVM 驗(yàn)證包設(shè)計(jì)結(jié)構(gòu)如圖 1 所示。 UVM 驗(yàn)證包的主要功能是對(duì) DUT 提供激勵(lì)， 仿真驗(yàn)證對(duì)應(yīng)的功能， 并對(duì)測(cè)試結(jié)果進(jìn)行自動(dòng)對(duì)比分析與統(tǒng)計(jì)。 驗(yàn)證包包含一個(gè)NoPHAE_env 驗(yàn)證環(huán)境， 驗(yàn)證環(huán)境下包含 axi4_lite_agent、 axi4_agent、 tlp_agent、NoPHAE_ref_model、 NoPHAE_scorebarod 組件。

圖1 UVM 驗(yàn)證包設(shè)計(jì)結(jié)構(gòu)圖

Axi4_lite_agent 負(fù)責(zé)對(duì)接 AXI4-Lite 接口。 在 DUT 使用的三個(gè)接口中， AXI4-Lite接口用于連接系統(tǒng)控制模塊， 實(shí)現(xiàn)系統(tǒng)控制功能， 所以激勵(lì)的添加主要通過(guò) AXI4-Lite接口。 在 axi4_lite_agent 中包含 axi4_lite_drv、 axi4_lite_mon、 axi4_lite_sqr 三個(gè)組件，分別提供 axi4_lite 總線的主機(jī)驅(qū)動(dòng)器（ driver）、 監(jiān)測(cè)器（ monitor） 和序列發(fā)生器（sequencer）。 驅(qū)動(dòng)器從序列發(fā)生器獲取事務(wù)， 并將其轉(zhuǎn)換為 AXI4-Lite 接口信號(hào)；監(jiān)測(cè)器從接口上監(jiān)測(cè)信號(hào)， 將其組成事務(wù)發(fā)送到參考模型和計(jì)分板； 序列發(fā)生器根據(jù)測(cè)試用例產(chǎn)生事務(wù)。

Axi4_agent 負(fù)責(zé)監(jiān)測(cè) AXI4 總線接口。 由于 AXI4 總線接口用于進(jìn)行數(shù)據(jù)傳輸，在驗(yàn)證平臺(tái)中該總線接口實(shí)際與 AXI BRAM IP 對(duì)接， 不需要添加特殊的激勵(lì)。 因此， axi4_agent 中只包含了一個(gè) monitor， 將總線信號(hào)轉(zhuǎn)換為 AXI4 事務(wù)發(fā)送到計(jì)分板。

Tlp_agent 負(fù)責(zé)監(jiān)測(cè)分離的 PCIE 集成塊接口， 分別是一個(gè) cfg_mgmt 接口， 四個(gè)axis 接口， 這些接口信號(hào)均可轉(zhuǎn)換為 PCIe TLP 事務(wù)。 這些接口與 NVMe 子系統(tǒng)模型對(duì)接， 因此 tlp_agent 中只包含一個(gè) monitor， 將監(jiān)測(cè)到的 PCIe TLP 事務(wù)發(fā)送到計(jì)分板。

NoPHAE_ref_model 是模擬 DUT 設(shè)計(jì)功能的參考模型， 該模型從 axi4_lite_agent的監(jiān)測(cè)器獲取寄存器配置信息， 根據(jù)這些信息將預(yù)期的 AXI4 事務(wù)和 PCIe TLP 事務(wù)發(fā)送到 NoPHAE_scorebarod。

NoPHAE_scorebarod 計(jì)分板負(fù)責(zé)收集各個(gè)接口監(jiān)測(cè)器監(jiān)測(cè)到的傳輸事務(wù)， 并將這些事務(wù)與參考模型給出的預(yù)期事務(wù)進(jìn)行對(duì)比， 并統(tǒng)計(jì)對(duì)比結(jié)果， 根據(jù)結(jié)果判斷測(cè)試用例執(zhí)行是否成功。

B站已給出相關(guān)性能的視頻，如想進(jìn)一步了解，請(qǐng)搜索B站用戶：專注與守望
鏈接：https://space.bilibili.com/585132944/dynamic?spm_id_from=333.1365.list.card_title.click