簡(jiǎn)介

國(guó)務(wù)院最新發(fā)布《關(guān)于深入實(shí)施“人工智能 +” 行動(dòng)的意見》，明確 AI 將推動(dòng)千行百業(yè)智能化升級(jí)，半導(dǎo)體行業(yè)需加速算力、存儲(chǔ)、網(wǎng)絡(luò)、電源等核心要素進(jìn)階 ——Chiplet 先進(jìn)封裝成算力增長(zhǎng)關(guān)鍵，AI 數(shù)據(jù)中心設(shè)計(jì)為復(fù)雜系統(tǒng)級(jí)工程，EDA 工具需從單芯片設(shè)計(jì)轉(zhuǎn)向封裝級(jí)、系統(tǒng)級(jí)協(xié)同優(yōu)化，推動(dòng)設(shè)計(jì)范式從 DTCO 升級(jí)至 STCO。

國(guó)際EDA 三大家通過收購(gòu)布局系統(tǒng)分析 EDA 與多物理場(chǎng)仿真能力；國(guó)產(chǎn) EDA 中，芯和半導(dǎo)體在 Chiplet 封裝設(shè)計(jì)、節(jié)點(diǎn)級(jí) PCB 仿真、集群級(jí) STCO 集成系統(tǒng)領(lǐng)域積累深厚，具備 “從芯片到系統(tǒng)全棧 EDA” 先發(fā)優(yōu)勢(shì)。

在AI 賦能重構(gòu) EDA 領(lǐng)域，國(guó)際 EDA 企業(yè)加緊將 AI 融入設(shè)計(jì)流程；芯和半導(dǎo)體等國(guó)產(chǎn)企業(yè)也將國(guó)產(chǎn) AI 大模型融入開發(fā)，推出 XAI 多智能體平臺(tái)，推動(dòng)設(shè)計(jì)范式從 “規(guī)則驅(qū)動(dòng)” 向 “數(shù)據(jù)驅(qū)動(dòng)” 升級(jí)。

2025 芯和半導(dǎo)體用戶大會(huì)將于 10 月 31 日在上海舉辦，以 “智驅(qū)設(shè)計(jì)，芯構(gòu)智能 (AI+EDA for AI)” 為主題，聚焦 AI 大模型與 EDA 深度融合，將發(fā)布 Xpeedic EDA2025 軟件集，匯聚多領(lǐng)域用戶與合作伙伴分享技術(shù)突破，助力中國(guó)集成電路產(chǎn)業(yè)發(fā)展。

正文

國(guó)務(wù)院最新發(fā)布的《關(guān)于深入實(shí)施“人工智能 +” 行動(dòng)的意見》明確指出，AI 作為第四次工業(yè)革命核心驅(qū)動(dòng)力，將推動(dòng)千行百業(yè)實(shí)現(xiàn)自動(dòng)化智能化升級(jí)，到 2027 年智能終端和智能體普及率超 70%。

半導(dǎo)體行業(yè)首當(dāng)其沖，算力、存儲(chǔ)、網(wǎng)絡(luò)、電源等核心要素必須加速進(jìn)階。一方面，AI 大模型訓(xùn)練與推理需求爆發(fā)，面對(duì)摩爾定律放緩、單芯片工藝微縮性能提升有限的現(xiàn)狀，Chiplet 先進(jìn)封裝成為延續(xù)算力增長(zhǎng)的關(guān)鍵，EDA 工具需從單芯片設(shè)計(jì)擴(kuò)展至封裝級(jí)協(xié)同優(yōu)化，實(shí)現(xiàn)跨維度系統(tǒng)設(shè)計(jì)。另一方面，AI 數(shù)據(jù)中心設(shè)計(jì)已成為覆蓋異構(gòu)算力、高速互連、供電冷卻的復(fù)雜系統(tǒng)級(jí)工程，EDA 急需通過技術(shù)重構(gòu)與生態(tài)整合，推動(dòng)設(shè)計(jì)范式從 DTCO 升級(jí)至貫穿全鏈路的 STCO，實(shí)現(xiàn)從芯片到系統(tǒng)的能力躍遷。

EDA For AI：系統(tǒng)級(jí)攻堅(jiān)成產(chǎn)業(yè)破局關(guān)鍵

過去兩年，AI 硬件的爆炸式發(fā)展推動(dòng)系統(tǒng)攻堅(jiān)成為大勢(shì)所趨。芯片系統(tǒng)化層面，三維芯片 Chiplet 先進(jìn)封裝與異構(gòu)集成成為延續(xù)算力增長(zhǎng)的核心路徑，已被英偉達(dá)、AMD、博通等 AI 芯片巨頭廣泛采用；系統(tǒng)規(guī)?；瘜用妫杂ミ_(dá) NVL72、華為昇騰 384 機(jī)柜級(jí)超節(jié)點(diǎn)系統(tǒng)為代表的智算系統(tǒng)，正通過硅光等更高速互連技術(shù)不斷突破 Scale-Up 和 Scale-Out 的性能邊界。

這一融合趨勢(shì)成為后摩爾時(shí)代突破先進(jìn)工藝瓶頸、提升算力的重要方向，也帶來(lái)了全新挑戰(zhàn)。Chiplet 集成系統(tǒng)面臨高密互連、高速串?dāng)_、電 - 熱 - 力耦合及反復(fù)優(yōu)化迭代等難題；AI 超節(jié)點(diǎn)硬件系統(tǒng)的萬(wàn)卡級(jí)互連拓?fù)鋬?yōu)化、高壓直供電源網(wǎng)絡(luò)設(shè)計(jì)、液冷系統(tǒng)與芯片熱耦合仿真等復(fù)雜度，遠(yuǎn)超傳統(tǒng)單芯片設(shè)計(jì)能力范疇。

面對(duì)挑戰(zhàn)，EDA 三大家在傳統(tǒng)芯片 EDA 業(yè)務(wù)基礎(chǔ)上，積極布局多物理場(chǎng)仿真分析能力與系統(tǒng)分析 EDA，推動(dòng)產(chǎn)業(yè)貫通融合。新思科技收購(gòu) Ansys、Cadence 收購(gòu) BETA CAE Systems 及 Invecas、Siemens EDA 收購(gòu) Altair，均是加速向系統(tǒng)設(shè)計(jì)轉(zhuǎn)型的重要舉措，旨在構(gòu)建 “芯片到系統(tǒng)的完整設(shè)計(jì)鏈路”，應(yīng)對(duì) AI 硬件設(shè)施設(shè)計(jì)挑戰(zhàn)。

國(guó)產(chǎn)EDA 企業(yè)中，芯和半導(dǎo)體憑借在 Chiplet、封裝、系統(tǒng)領(lǐng)域的長(zhǎng)期深耕，以及多物理場(chǎng)仿真分析的雄厚積累，在拉通 “從芯片到系統(tǒng)全棧 EDA” 方面具備先發(fā)優(yōu)勢(shì)。其 AI 芯片級(jí) Chiplet 先進(jìn)封裝設(shè)計(jì)平臺(tái)剛斬獲中國(guó)工業(yè)博覽會(huì)上的 CIIF 大獎(jiǎng)；針對(duì) AI 節(jié)點(diǎn)級(jí) Scale-Up 需求，封裝 PCB 設(shè)計(jì)仿真全流程十年間已服務(wù)國(guó)內(nèi)超百家高速系統(tǒng)設(shè)計(jì)用戶；在 AI 集群級(jí) Scale-Out 設(shè)計(jì)領(lǐng)域，芯和 STCO 集成系統(tǒng)仿真平臺(tái)融入散熱、電源分配網(wǎng)絡(luò)等多物理分析場(chǎng)景，保障算力從芯片到集群持續(xù)穩(wěn)定輸出。

AI+EDA：技術(shù)重構(gòu)開啟產(chǎn)業(yè)新范式

AI 不僅推動(dòng)半導(dǎo)體產(chǎn)業(yè)深刻變革，更賦能并重構(gòu) EDA 領(lǐng)域。傳統(tǒng)以規(guī)則驅(qū)動(dòng)和工藝約束為核心的設(shè)計(jì)方法，已無(wú)法滿足多芯片協(xié)同、系統(tǒng)級(jí)優(yōu)化和多物理場(chǎng)耦合帶來(lái)的挑戰(zhàn)。AI 技術(shù)的引入，為 EDA 開辟了全新發(fā)展路徑 —— 從電路設(shè)計(jì)到封裝布局，從信號(hào)通道優(yōu)化到系統(tǒng)級(jí)電 - 熱 - 應(yīng)力協(xié)同仿真，AI 通過強(qiáng)大的學(xué)習(xí)與推理能力，大幅提升設(shè)計(jì)效率、縮短驗(yàn)證周期。

國(guó)際EDA 企業(yè)已加緊推進(jìn) AI 與 EDA 設(shè)計(jì)流程的融合。Cadence 與英偉達(dá)深度合作，將 Blackwell 架構(gòu)集成到 EDA 工程與科學(xué)解決方案中，顯著提升芯片設(shè)計(jì)和仿真效率；新思科技推出 DSO.ai，通過強(qiáng)化學(xué)習(xí)自動(dòng)探索設(shè)計(jì)空間，優(yōu)化 PPA（功耗、性能、面積），在 Intel 18A 和臺(tái)積電 N2/A16 工藝中實(shí)現(xiàn) 10%~15% 的能效提升。AI 技術(shù)迭代速度飛快，國(guó)內(nèi) EDA 企業(yè)若不積極布局，將很快形成代際劣勢(shì)。

值得欣慰的是，芯和半導(dǎo)體等國(guó)產(chǎn)EDA 企業(yè)已率先行動(dòng)，將 DeepSeek 等國(guó)產(chǎn) AI 大模型融入開發(fā)流程，踐行仿真驅(qū)動(dòng)設(shè)計(jì)理念。其自主研發(fā)的 XAI 多智能體平臺(tái)已貫穿芯片到系統(tǒng)的全棧 EDA，從建模、設(shè)計(jì)、仿真、優(yōu)化等多方面賦能，推動(dòng) EDA 從傳統(tǒng) “規(guī)則驅(qū)動(dòng)設(shè)計(jì)” 演進(jìn)為 “數(shù)據(jù)驅(qū)動(dòng)設(shè)計(jì)”，大幅提升設(shè)計(jì)效率。

2025 芯和半導(dǎo)體用戶大會(huì)：共探 AI+EDA forAI融合創(chuàng)新

耳聽為虛，眼見為實(shí)。2025 芯和半導(dǎo)體用戶大會(huì)即將揭開國(guó)產(chǎn) EDA 與 AI 融合的更多面紗。

本次大會(huì)將于10 月 31 日在上海舉辦，以 “智驅(qū)設(shè)計(jì)，芯構(gòu)智能 (AI+EDA for AI)” 為主題，聚焦 AI 大模型與 EDA 深度融合，賦能人工智能時(shí)代 “從芯片到系統(tǒng)” 的 STCO 協(xié)同設(shè)計(jì)與生態(tài)共建。大會(huì)設(shè)置主旨演講和技術(shù)分論壇兩大環(huán)節(jié)，涵蓋算力（AI HPC）、互連（5G 射頻與網(wǎng)絡(luò)互連）兩條主線，并將正式發(fā)布融合 AI 智慧的 Xpeedic EDA2025 軟件集。

屆時(shí)，來(lái)自AI 人工智能和數(shù)據(jù)中心、5G 射頻、網(wǎng)絡(luò)互連、汽車電子等領(lǐng)域的芯和用戶，以及科研院所、生態(tài)圈合作伙伴將齊聚一堂，覆蓋 Fabless、IP、OSAT 到 Foundry 全產(chǎn)業(yè)鏈，共同分享 Chiplet 先進(jìn)封裝、存儲(chǔ)、射頻、電源、數(shù)據(jù)中心、智能終端等關(guān)鍵領(lǐng)域的技術(shù)突破與成功實(shí)踐。

AI 大時(shí)代剛剛拉開帷幕，需要每一位工程師參與其中，共同探討 “AI+EDA” 融合創(chuàng)新路徑，助力中國(guó)集成電路產(chǎn)業(yè)攻克關(guān)鍵技術(shù)、構(gòu)建完善生態(tài)，為推動(dòng)高水平科技自立自強(qiáng)注入 AI 新動(dòng)能！