ADS117L14（四通道）和ADS117L18（八進制）是 16 位、三角形 Σ （ΔΣ）、模數轉換器 （ADC）。這些器件提供4個或8個通道的同步采樣，數據速率高達512kSPS（寬帶濾波器模式）和1365kSPS（低延遲濾波器模式）。24位ADS127L14（四通道）和ADS127L18（八進制）ADC是引腳兼容器件，可提高分辨率。
*附件：ads117l18.pdf

特性

• 同時測量四個或八個通道
• 寬帶濾波器模式：高達 512kSPS
  • 線性相位響應
  • ±0.0004dB通帶紋波
  • 106dB阻帶衰減
• 低延遲濾波模式：高達 1365kSPS
  • 3.9μs 轉換延遲
• 功率可擴展速度模式：
  • 最大轉速：21mW/ch （512kSPS/1365kSPS）
  • 高速：16mW/ch （400kSPS/1067kSPS）
  • 中速：9mW/ch （200kSPS/533kSPS）
  • 低速：3mW/ch （50kSPS/133kSPS）
• 高精度：
  • 200kSPS時的SNR：97.7dB（典型值）
  • 總諧波差：–115dB（典型值）
  • INL：0.5LSB（典型值）
  • 失調漂移：60nV/°C（典型值）
  • 增益漂移：1ppm/°C FSR（典型值）
• 預充電緩沖信號輸入
• 雙極或單極電源作
• ±VREF 或 ±2VREF 輸入范圍
• 可通過引腳設置或 SPI 進行編程
• 用于輸出數據的幀同步端口
• 內部或外部時鐘作
• 模擬電源電壓：2.85V 至 5.5V

參數

方框圖

ADS117L14（4 通道）與 ADS117L18（8 通道）是 16 位 ΔΣ 架構同步采樣模數轉換器（ADC），主打高采樣精度、寬頻帶處理與靈活功耗控制，集成可編程濾波器、多模式配置接口及診斷功能，適用于測試測量、工業(yè)自動化、醫(yī)療等高精度多通道數據采集場景。

一、核心特性

1. 采樣與信號性能

• 數據率與濾波器 ：支持兩種核心濾波模式，寬帶濾波器（最高 512kSPS，線性相位、106dB 阻帶衰減）適配交流信號，低延遲濾波器（最高 1365.3kSPS，3.9μs 轉換延遲）適配直流信號；提供 4 檔功率可縮放速度模式，功耗隨數據率降低顯著減少（如低速模式單通道功耗低至 3mW）。
• 精度指標 ：200kSPS 時信噪比（SNR）典型值 97.7dB，總諧波失真（THD）低至 - 115dBc，積分非線性（INL）±1LSB，失調漂移 60nV/℃，增益漂移 1ppm/℃，寬溫范圍（-40℃至 125℃）內性能穩(wěn)定。
• 輸入配置 ：支持 ±VREF 或 ±2VREF 差分輸入范圍，集成輸入預充電緩沖器，可降低輸入電流（緩沖開啟時典型 ±0.4μA）與采樣噪聲；兼容單極性 / 雙極性供電，VCM 引腳提供（AVDD1+AVSS）/2 共模電壓，用于外部放大器電平匹配。

2. 集成功能與接口

• 可編程模塊 ：過采樣比（OSR）可配置（32-4096），調節(jié)信號帶寬與噪聲；支持 sinc4、sinc4+sinc1 等 4 種低延遲濾波器拓撲，50/60Hz 工頻噪聲抑制比（NMRR）達 100dB。
• 配置與控制 ：支持硬件引腳配置（MODE 引腳選擇，無需 SPI）或 SPI 編程（16 位命令幀，可選 CRC 校驗）；START 引腳實現多通道同步采樣，RESET 引腳支持手動復位，8 個 GPIO 引腳可復用為數據接口或控制信號。
• 診斷與可靠性 ：集成 CRC 校驗（SPI 接口與寄存器映射）、調制器飽和檢測（MOD_FLAG）、電源電壓監(jiān)控（ALV_FLAG/POR_FLAG）；ERROR 引腳實時指示故障，支持通道獨立掉電（CHn_PWDN）與待機模式，降低閑置功耗。

3. 電源與時鐘

• 電源需求 ：需多組獨立電源，模擬電源 AVDD1（2.85-5.5V）、AVDD2（1.74-5.5V），數字電源 IOVDD（1.65-1.95V），負電源 AVSS（可接地或負壓，如 - 2.5V 實現雙極性輸入）；關鍵引腳需并聯 X7R 陶瓷電容濾波（如 CAPA 引腳 10μF、REFP 引腳 2.2μF）。
• 時鐘選項 ：支持內部振蕩器（25.6MHz，僅推薦直流測量）或外部時鐘（0.5-33.66MHz），時鐘分頻器（1/2/3/4/8 倍）可調整 ADC 核心時鐘；外部時鐘需低抖動（如 100kHz 信號允許≤50ps RMS 抖動），避免 SNR 性能退化。

二、適用場景

憑借多通道同步采樣、高抗干擾能力及寬溫特性，兩款芯片主要應用于以下領域：

• 測試測量 ：數據采集（DAQ）、振動分析儀、聲學檢測設備，利用同步采樣與高 SNR 實現多通道信號精準捕獲。
• 工業(yè)自動化 ：設備狀態(tài)監(jiān)控、電機控制，通過低延遲濾波與高共模抑制比（CMRR 達 115dB），抗工業(yè)環(huán)境干擾。
• 醫(yī)療與航空航天 ：腦電圖（EEG）、聲吶系統(tǒng)，依托寬溫工作范圍（-40℃至 125℃）與低失真特性，適配高精度生物信號或惡劣環(huán)境采集。
• 電網基礎設施 ：電能質量分析儀，支持 50/60Hz 工頻噪聲抑制，準確測量電壓、電流諧波與功率參數。

三、硬件設計要點

1. 電源與信號布線

• 電源布局 ：模擬地（AGND）與數字地（DGND）單點連接，避免地環(huán)路；AVDD1/AVDD2/IOVDD 需獨立電源平面，關鍵電源引腳（如 AVDD1、CAPA）的濾波電容緊貼引腳放置，減少寄生電感。
• 信號處理 ：模擬輸入（AINP/AINN）、參考電壓（REFP/REFN）需差分走線（阻抗 100Ω，長度匹配誤差≤5mil），與數字信號（SPI、Frame-Sync）間距≥2mm，降低串擾；時鐘信號（CLKIN）需串聯匹配電阻（如 10Ω），減少 ringing 干擾。

2. 抗混疊濾波

• 輸入需外接低通濾波器（如 4 階 RC），抑制調制器采樣頻率（fMOD）附近的帶外信號，避免混疊。例如高 - speed 模式（fMOD=12.8MHz）下，需 90dB 衰減以確保信號純凈，推薦使用 THS4551 全差分放大器搭建濾波電路。

3. 熱設計

• 采用 7mm×7mm 56 引腳 VQFN 封裝（RSH），結到環(huán)境熱阻（RθJA）23.5℃/W；散熱焊盤需通過至少 4 個過孔連接至接地平面，PCB 銅皮面積不小于封裝面積 2 倍，確保高負載下結溫（Tj）≤150℃。

四、工作模式與校準

1. 核心工作模式

• 同步控制 ：START 引腳上升沿觸發(fā)多通道同步，后續(xù)采樣持續(xù)進行，支持連續(xù)時鐘觸發(fā)以維持時序對齊；時鐘分頻比＞1 時，通道間仍同步，但需注意相位不確定性。
• 啟?？刂?/strong> ：START 引腳高電平啟動采樣，低電平停止（當前轉換完成后終止），適合單次 / 間歇采樣；停止前需提前 24 個 DACLK 周期置位 STOP 信號，避免數據不完整。
• 掉電與待機 ：支持單通道掉電（輸出最后一次采樣值）或全局待機（模擬部分斷電，待機電流 60μA），重啟時需等待 300μs 以確保穩(wěn)定。

2. 校準流程

• 偏移校準 ：短接輸入通道（通過 CHn_MUX 配置），采集數據并取平均值，寫入 24 位偏移寄存器（CHn_OFS），抵消零點誤差。
• 增益校準 ：施加已知電壓（如 3.9V，避免超量程），采集數據并計算實際增益，寫入 24 位增益寄存器（CHn_GAN，歸一化值 400000h 對應增益 1），修正增益誤差。

五、接口與數據輸出

1. Frame-Sync 數據端口

• 支持 1/2/4/8 通道時分復用（TDM），數據格式為 16 位二進制補碼（雙極性）或無符號二進制（單極性）；可級聯多器件（Daisy-Chain），減少數據 lanes，級聯時需確保所有器件時鐘分頻比為 1。
• 數據包含可選 STATUS_DP 頭字節(jié)（通道 ID、調制器飽和狀態(tài)等）與 CRC 字節(jié)，提升數據完整性；DCLK 頻率需滿足傳輸需求，例如 8 通道 ADS117L18（200kSPS、4 lane、32 位包）需 DCLK≥12.8MHz。

2. SPI 配置接口

• 兼容 SPI 模式 1（CPOL=0，CPHA=1），支持寄存器讀寫與軟件復位；可選 SPI CRC（基于 CRC-8-ATM 多項式）與寄存器映射 CRC（基于 CRC-16-IBM 多項式），檢測傳輸與寄存器篡改錯誤。

六、訂單與封裝信息

兩款芯片引腳兼容 24 位分辨率的 ADS127L14/ADS127L18，可無縫替換以提升分辨率，無需修改 PCB 布局。