該ADS9810是一個八通道數(shù)據(jù)采集（DAQ）系統(tǒng)，基于同步采樣、18位逐次逼近寄存器（SAR）模數(shù)轉(zhuǎn)換器（ADC）。該ADS9813為每個通道提供完整的模擬前端 （AFE），并帶有輸入鉗位。該器件還具有 1MΩ 輸入阻抗和具有用戶可選帶寬選項的可編程增益放大器 （PGA）。高輸入阻抗允許直接與傳感器和變壓器連接，從而消除了對外部驅(qū)動電路的需求。配置ADS9813以接受±12V、±10V、±7V、±5V、±3.5V和±2.5V雙極性輸入，輸入共模電壓高達±12V。

支持1.2V至1.8V工作的數(shù)字接口使ADS9813無需外部電壓電平轉(zhuǎn)換器即可使用。
*附件：ads9810.pdf

特性

• 8通道、18位ADC，帶模擬前端：
  • 同時采樣
  • 恒定的 1MΩ 輸入阻抗前端
• 可編程模擬輸入范圍：
  • ±12V、±10V、±7V、±5V、±3.5V和±2.5V
  • 單端和差分輸入
  • 共模電壓范圍：±12V
  • 輸入過壓保護：高達 ±18V
• 用戶可選擇的模擬輸入帶寬：
  • 22.7kHz 和 700kHz
• 集成低漂移精度基準：
  • ADC基準電壓源：4.096V
  • 2.5V 基準輸出，用于外部電路
• 全通量下的出色交流和直流性能：
  • DNL：±0.35LSB，INL：±0.8LSB
  • 信噪比：90.3dBFS，總諧波擾：–113dB
• 電源：
  • 模擬和數(shù)字：5V 和 1.8V
  • 數(shù)字接口：1.2V 至 1.8V
• 溫度范圍：–40°C 至 +125°C

參數(shù)

方框圖

一、產(chǎn)品基礎(chǔ)信息與核心差異對比

ADS9810、ADS9811、ADS9813 同屬 ADS981x 系列，核心架構(gòu)均為 18 位 8 通道同步采樣 ADC，共享集成模擬前端、寬輸入范圍等特性，主要差異集中在采樣速率與功耗，具體參數(shù)對比如下：

二、關(guān)鍵功能特性詳解

1. 模擬前端與輸入特性

1.1 輸入保護與范圍配置

• 輸入鉗位保護 ：每通道集成鉗位電路，可承受 ±18V 過壓，過壓時鉗位電流≤±10mA，需串聯(lián)電阻限制電流；支持 AC/DC 耦合，輸入電壓范圍 - 17V 至 17V（工作）、-18V 至 18V（絕對最大）。
• 可編程輸入范圍 ：通過寄存器（0xC2/C3）獨立配置每通道輸入范圍，支持 ±2.5V（LSB=19.07μV）至 ±12V（LSB=91.55μV），適配不同幅值信號采集。
• 共模電壓控制 ：支持 ±1V/±RANGE/2/±6V/±12V 共模范圍，通過 CM_CTRL_EN（0xC5 [4]）與 CM_RNG_CHx（0xC4 [9:6]）配置，滿足寬共模場景需求。

1.2 信號調(diào)理模塊

• 可編程增益放大器（PGA） ：集成 PGA 用于信號增益調(diào)節(jié)，配合輸入范圍配置實現(xiàn)不同幅值信號適配，增益精度高，增益誤差最大 ±0.038% FSR，溫度漂移最大 3ppm/°C。
• 低通濾波器（LPF） ：每通道含可配置 LPF，支持兩種帶寬模式：
  • 低帶寬模式：固定 22.7kHz，適合低噪聲高精度采集；
  • 寬帶寬模式：隨輸入范圍變化（±2.5V 時 221kHz 至 ±7V 時 700kHz），適合中高頻信號采集。
• 輸入阻抗特性 ：輸入阻抗恒定 1MΩ，不受采樣速率、輸入范圍影響，無需外部驅(qū)動電路，可直接連接傳感器或變壓器。

2. 數(shù)據(jù)處理與接口功能設(shè)計

2.1 數(shù)據(jù)平均與隨機化

• 數(shù)據(jù)平均 ：支持兩種平均模式，提升 SNR：
  • 簡單平均：2 倍平均，輸出速率降至 1/2（如 ADS9813 從 2MSPS 降至 1MSPS），SNR 提升至 113dB；
  • 移動平均：無輸出速率損失，通過 EN_MVG_AVG（0x0D [0]）使能，適配需保持速率的場景。
• 數(shù)據(jù)隨機化 ：通過 XOR_EN（0x12 [3]）使能，將 ADC 結(jié)果與 PRBS bit 或自身 LSB 異或，降低數(shù)字接口地彈噪聲對模擬性能的干擾。

2.2 數(shù)字接口

• 接口模式 ：支持 2 路 / 4 路 CMOS 輸出，SDR/DDR 數(shù)據(jù)速率，通過 DATA_LANES（0xC1 [9]）與 DATA_RATE（0xC1 [8]）配置：
  • 4 路 DDR：ADS9813 滿速時 DCLK=48MHz，每通道數(shù)據(jù)分 4 路輸出；
  • 2 路 DDR：ADS9813 滿速時 DCLK=96MHz，每通道數(shù)據(jù)分 2 路輸出；
  • 數(shù)據(jù)格式：18 位結(jié)果以 24 位數(shù)據(jù)包輸出（MSB 優(yōu)先，后 6 位補 0），支持二進制 / 二進制補碼（DATA_FORMAT，0x0D [13]）。
• 同步功能 ：通過 SMPL_SYNC 引腳實現(xiàn)多器件同步采樣，需在 SMPL_CLK 下降沿前后滿足 10ns 建立 / 保持時間，確保多 ADC 通道對齊。

2.3 特殊工作模式

• 掉電模式 ：支持全局掉電（PD_CHIP，0xC4 [0]）與通道組掉電（PD_CH，0xC0 [1:0]），掉電時 AVDD_5V 電流降至 0.2-2mA，VDD_1V8 電流降至 0.2-8mA，降低功耗。
• 速升模式（Speed-Boost） ：僅 ADS9813 支持，選擇 1 組通道對（如 CH1&CH8、CH2&CH7 等），采樣速率提升至 8MSPS，其他通道閑置，適配高速率單組通道采集場景。

3. 基準與溫度傳感器

3.1 基準配置

• 內(nèi)部基準 ：默認啟用 4.096V 內(nèi)部基準，REFIO 引腳輸出，需外接 10μF 陶瓷去耦電容，基準電壓范圍 4.092V-4.1V，輸出阻抗 1kΩ。
• 外部基準 ：通過 PD_REF（0xC1 [11]）禁用內(nèi)部基準，REFIO 引腳接入 4.088V-4.104V 外部基準（推薦 REF7040），需同樣外接 10μF 去耦電容，提升精度。
• 2.5V 基準輸出 ：REFOUT_2V5 引腳提供 2.5V 基準，用于外部電路，需外接 10μF 去耦電容，溫度漂移低，適配高精度外部調(diào)理電路。

3.2 溫度傳感器

• 集成 10 位溫度傳感器 ：用于監(jiān)測器件內(nèi)部溫度，通過固定寄存器序列讀?。?
  1. 向 Bank2 的 0x92 寄存器寫入 0x0002，加載溫度數(shù)據(jù)；
  2. 讀取相關(guān)寄存器獲取溫度值，轉(zhuǎn)換公式為，測量范圍覆蓋工作溫度區(qū)間。

三、電氣規(guī)格詳情（典型值，TA=25°C，AVDD_5V=5V，VDD_1V8=1.8V）

3.1 供電與電流特性

3.2 AC 性能指標（低帶寬模式，fIN=2kHz，±12V 輸入）

3.3 數(shù)字接口電氣特性

四、寄存器配置體系

器件包含 3 個寄存器組（Bank 0/1/2），核心寄存器功能分類如下：

4.1 Bank 0：基礎(chǔ)配置寄存器

4.2 Bank 1：功能配置寄存器

五、應(yīng)用設(shè)計與布局建議

5.1 典型應(yīng)用場景

該系列 ADC 主要面向多通道高精度數(shù)據(jù)采集，具體場景包括：

• 半導(dǎo)體測試設(shè)備 ：多通道電壓 / 電流測量，需寬輸入范圍與高線性度；
• 參數(shù)測量單元（PMU） ：Force-Voltage/Current 模式下的高精度采樣，支持多路 DUT（被測器件）并行測試；
• 可編程直流電源 ：多通道輸出電壓 / 電流監(jiān)測，需低噪聲與高穩(wěn)定性。

5.1.1 PMU 應(yīng)用方案

• 電路結(jié)構(gòu) ：PMU 輸出經(jīng)分流電阻轉(zhuǎn)換為電壓信號，通過多路復(fù)用器（MUX）切換至 ADC 輸入，ADC 每通道獨立配置輸入范圍（如 ±5V 用于電流采樣，±12V 用于電壓采樣），采用低帶寬模式提升 SNR；FPGA 接收 ADC 數(shù)據(jù)并實現(xiàn)校準算法，補償 offset 與 gain 誤差。
• 關(guān)鍵參數(shù) ：校準后總未調(diào)整誤差（TUE）<0.0015%（25°C±5°C），寬帶寬模式下階躍建立時間 7.5μs（99.95% FS），適配快速通道切換需求。

5.2 電源與布局設(shè)計要點

5.2.1 電源配置

• 供電體系 ：需三路獨立電源，模擬電源（AVDD_5V）4.75-5.25V，為模擬前端供電；核心數(shù)字電源（VDD_1V8）1.75-1.85V，為 ADC 核心與數(shù)字邏輯供電；接口電源（IOVDD）1.15-1.85V，為數(shù)字接口供電，無上電順序要求。
• 去耦配置 ：AVDD_5V、VDD_1V8、IOVDD 引腳均需并聯(lián) 1μF+0.1μF 陶瓷電容，且靠近引腳布局；REFIO 與 REFOUT_2V5 引腳分別外接 10μF 去耦電容，降低基準噪聲。

5.2.2 PCB 布局準則

• 分區(qū)布局 ：將模擬部分（AINxP/AINxM、REFIO、REFOUT_2V5）與數(shù)字部分（D0-D3、DCLKOUT、SPI 接口）嚴格分區(qū)，模擬信號路徑避免穿越數(shù)字區(qū)域，減少 EMI 干擾。
• 輸入布線 ：模擬輸入差分對（AINxP/AINxM）需等長布線，長度差≤5mil，遠離電源噪聲源；輸入串聯(lián)電阻（如 50Ω）限制過壓電流，配合電容構(gòu)成抗混疊濾波器。
• 接地處理 ：暴露熱焊盤（Thermal Pad）必須接地，GND 與 REFM 單點連接，采用獨立接地平面；電源平面與接地平面緊密耦合，降低電源噪聲。

六、封裝與訂購信息

6.1 封裝規(guī)格

• 封裝類型 ：56 引腳 VQFN（型號 RSH），尺寸 7mm×7mm，引腳間距 0.5mm，最大高度 1mm，暴露熱焊盤（面積約 5.2mm×5.2mm）用于散熱，熱阻參數(shù)：RθJA=23.2°C/W，RθJB=6.1°C/W。
• 焊接要求 ：MSL 等級 3（260°C 峰值回流，168 小時濕敏存儲），推薦焊盤直徑 0.4mm，鋼網(wǎng)厚度 0.125mm，熱焊盤焊接覆蓋率≥70%，確保散熱效率。