完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > Altera
自二十年前發(fā)明世界上第一個(gè)可編程邏輯器件開始,Altera公司(阿爾特拉)(NASDAQ:ALTR)秉承了創(chuàng)新的傳統(tǒng),是世界上“可編程芯片系統(tǒng)”(SOPC)解決方案倡導(dǎo)者。Altera結(jié)合帶有軟件工具的可編程邏輯技術(shù)、知識(shí)產(chǎn)權(quán)(IP)和技術(shù)服務(wù),在世界范圍內(nèi)為14,000多個(gè)客戶提供高質(zhì)量的可編程解決方案。
Altera任命Sandeep Nayyar為首席財(cái)務(wù)官
近日,全球最大專注于 FPGA 的解決方案提供商——Altera 宣布,任命 Sandeep Nayyar 為公司首席財(cái)
Altera進(jìn)一步擴(kuò)展 Agilex? FPGA 產(chǎn)品組合,全面提升開發(fā)體驗(yàn)
Altera 首席執(zhí)行官 Raghib Hussain 表示:“現(xiàn)階段,Altera 專注于 FPGA 解決方案的運(yùn)營(yíng)與
銀湖資本完成對(duì)Altera 51%股權(quán)的收購(gòu)
今天,全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布,全球技術(shù)投資巨頭銀湖資本(Silver Lake)已完成對(duì) A
使用Altera SoC FPGA提升AI信道估計(jì)效率
在現(xiàn)代 5G 網(wǎng)絡(luò)中,快速且準(zhǔn)確的信道狀態(tài)信息 (CSI)?更新是保障連接質(zhì)量、優(yōu)化 MIMO 配置并提供一致用戶體驗(yàn)的
CAST與Fraunhofer IPMS推出更加靈活高效的TSN解決方案
傳統(tǒng)以太網(wǎng)在通用網(wǎng)絡(luò)領(lǐng)域表現(xiàn)可靠,但在自動(dòng)化技術(shù)領(lǐng)域,卻難以滿足其不斷演進(jìn)的需求。自動(dòng)化技術(shù)應(yīng)用對(duì)網(wǎng)絡(luò)有諸多嚴(yán)格要求,例
英特爾Agilex FPGA在雙軸電機(jī)控制系統(tǒng)的應(yīng)用
隨著工業(yè)自動(dòng)化、機(jī)器人及汽車系統(tǒng)日益精密,經(jīng)認(rèn)證的功能安全和實(shí)時(shí)控制性能已成為不可或缺的必要條件。Altera 和 Ma
Altera Agilex? 3 FPGA和SoC FPGA
Altera Agilex? 3 FPGA和SoC FPGA Altera/Intel Agilex? 3 FPGA和S
貿(mào)澤開售適用于邊緣計(jì)算和嵌入式應(yīng)用的Altera Agilex 3 FPGA C系列開發(fā)套件
2025年 8 月 4 日 ?– 提供超豐富半導(dǎo)體和電子元器件?的業(yè)界知名新品引入 (NPI) 代理商貿(mào)澤電子?(Mou
AI增強(qiáng)型DPD在Altera SoC FPGA上的應(yīng)用
功率放大器 (PA) 線性化是無(wú)線接入網(wǎng) (RAN) 面臨的一項(xiàng)關(guān)鍵挑戰(zhàn),其對(duì)計(jì)算資源要求嚴(yán)苛。而隨著網(wǎng)絡(luò)向更高頻段、更
Altera FPGA 的PIO IP當(dāng)中bidir和inout選項(xiàng)的區(qū)別
? PIO IP是FPGA 設(shè)計(jì)中比較簡(jiǎn)單常用的IP, 當(dāng)設(shè)置PIO IP的Direction的時(shí)候,可以看到有如下4個(gè)
Altera 針對(duì)用戶可編程標(biāo)準(zhǔn)產(chǎn)品的需求,率先推出首款可重新編程的邏輯設(shè)備 —— EP300,取代門陣列。如今,英特爾領(lǐng)先的產(chǎn)品和制造工藝與先進(jìn)的 FPGA 技術(shù)相得益彰,有望打造出新型產(chǎn)品,滿足客戶在數(shù)據(jù)中心和物聯(lián)網(wǎng)市場(chǎng)領(lǐng)域的需求。
Altera 針對(duì)用戶可編程標(biāo)準(zhǔn)產(chǎn)品的需求,率先推出首款可重新編程的邏輯設(shè)備 —— EP300,取代門陣列。如今,英特爾領(lǐng)先的產(chǎn)品和制造工藝與先進(jìn)的 FPGA 技術(shù)相得益彰,有望打造出新型產(chǎn)品,滿足客戶在數(shù)據(jù)中心和物聯(lián)網(wǎng)市場(chǎng)領(lǐng)域的需求。
Altera FPGA 的PIO IP當(dāng)中bidir和inout選項(xiàng)的區(qū)別
? PIO IP是FPGA 設(shè)計(jì)中比較簡(jiǎn)單常用的IP, 當(dāng)設(shè)置PIO IP的Direction的時(shí)候,可以看到有如下4個(gè)選項(xiàng): Input代表這組IO是...
Altera FPGA與高速ADS4249和DAC3482的LVDS接口設(shè)計(jì)
引言: 本文以TI的ADS4249(ADC)和DAC3482(DAC)之間的接口為例,介紹Altera FPGA與ADC/DAC之間的DDR LVDS接...
北京革新創(chuàng)展科技有限公司-單片機(jī)實(shí)驗(yàn)開發(fā)系統(tǒng)方案(AT89S52)
北京革新創(chuàng)展科技有限公司提供的51單片機(jī)開發(fā)系統(tǒng)方案,是《MCS-51單片機(jī)原理與接口》《單片機(jī)控制技術(shù)》《自動(dòng)化控制》《EDA》等課程配套實(shí)驗(yàn)設(shè)備。以...
真實(shí)數(shù)據(jù)是保存在較長(zhǎng)的一行。分析后可以看到較長(zhǎng)行的長(zhǎng)度都是一樣的。具體內(nèi)容是,前端若干位是控制符(包含地址),然后是具體數(shù)據(jù),之后是校驗(yàn)碼。找到規(guī)律后,...
許多 FPGA 設(shè)計(jì)使用嵌入式處理器進(jìn)行控制。一個(gè)典型的解決方案涉及使用 Nios 等軟處理器,盡管帶有內(nèi)置硬處理器的 FPGA SoC 也變得很流行。...
現(xiàn)場(chǎng)可編程門陣列 (FPGA) 是許多原型和中小批量產(chǎn)品的核心。FPGA 的主要優(yōu)勢(shì)是開發(fā)過(guò)程中的靈活性、簡(jiǎn)單的升級(jí)路徑、更快的上市時(shí)間和相對(duì)較低的成本...
2023-03-30 標(biāo)簽:fpga開關(guān)穩(wěn)壓器線性穩(wěn)壓器 2.5k 0
Xilinx FPGA的組成部分 本文是以Xilinx Kintex UltraScale+ 系列為參考所寫,其他系列有所不同,可以參考相應(yīng)的user ...
目前,大多數(shù) FPGA 芯片是基于 SRAM 的結(jié)構(gòu)的, 而 SRAM 單元中的數(shù)據(jù)掉電就會(huì)丟失,因此系統(tǒng)上電后,必須要由配置電路將正確的配置數(shù)據(jù)加載到...
Altera任命Sandeep Nayyar為首席財(cái)務(wù)官
近日,全球最大專注于 FPGA 的解決方案提供商——Altera 宣布,任命 Sandeep Nayyar 為公司首席財(cái)務(wù)官。
Altera進(jìn)一步擴(kuò)展 Agilex? FPGA 產(chǎn)品組合,全面提升開發(fā)體驗(yàn)
Altera 首席執(zhí)行官 Raghib Hussain 表示:“現(xiàn)階段,Altera 專注于 FPGA 解決方案的運(yùn)營(yíng)與發(fā)展,使我們能夠以更快的速度、更...
銀湖資本完成對(duì)Altera 51%股權(quán)的收購(gòu)
今天,全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布,全球技術(shù)投資巨頭銀湖資本(Silver Lake)已完成對(duì) Altera 51% 股權(quán)的收購(gòu),...
使用Altera SoC FPGA提升AI信道估計(jì)效率
在現(xiàn)代 5G 網(wǎng)絡(luò)中,快速且準(zhǔn)確的信道狀態(tài)信息 (CSI)?更新是保障連接質(zhì)量、優(yōu)化 MIMO 配置并提供一致用戶體驗(yàn)的核心基礎(chǔ)。然而,隨著網(wǎng)絡(luò)密度的持...
CAST與Fraunhofer IPMS推出更加靈活高效的TSN解決方案
傳統(tǒng)以太網(wǎng)在通用網(wǎng)絡(luò)領(lǐng)域表現(xiàn)可靠,但在自動(dòng)化技術(shù)領(lǐng)域,卻難以滿足其不斷演進(jìn)的需求。自動(dòng)化技術(shù)應(yīng)用對(duì)網(wǎng)絡(luò)有諸多嚴(yán)格要求,例如需要實(shí)時(shí)控制、微秒級(jí)的時(shí)間同步...
英特爾Agilex FPGA在雙軸電機(jī)控制系統(tǒng)的應(yīng)用
隨著工業(yè)自動(dòng)化、機(jī)器人及汽車系統(tǒng)日益精密,經(jīng)認(rèn)證的功能安全和實(shí)時(shí)控制性能已成為不可或缺的必要條件。Altera 和 MathWorks 聯(lián)袂呈現(xiàn)的雙軸電...
Altera Agilex? 3 FPGA和SoC FPGA
Altera Agilex? 3 FPGA和SoC FPGA Altera/Intel Agilex? 3 FPGA和SoC FPGA使創(chuàng)新者能夠?qū)⒊杀?..
貿(mào)澤開售適用于邊緣計(jì)算和嵌入式應(yīng)用的Altera Agilex 3 FPGA C系列開發(fā)套件
2025年 8 月 4 日 ?– 提供超豐富半導(dǎo)體和電子元器件?的業(yè)界知名新品引入 (NPI) 代理商貿(mào)澤電子?(Mouser Electronics)...
AI增強(qiáng)型DPD在Altera SoC FPGA上的應(yīng)用
功率放大器 (PA) 線性化是無(wú)線接入網(wǎng) (RAN) 面臨的一項(xiàng)關(guān)鍵挑戰(zhàn),其對(duì)計(jì)算資源要求嚴(yán)苛。而隨著網(wǎng)絡(luò)向更高頻段、更大帶寬和更加動(dòng)態(tài)的流量負(fù)載發(fā)展,...
Altera SoC FPGA如何助力實(shí)現(xiàn)AI信道估計(jì)
隨著無(wú)線系統(tǒng)的持續(xù)演進(jìn),其能夠支持更多的連接設(shè)備和更高的數(shù)據(jù)需求,同時(shí)無(wú)線信號(hào)鏈的效率和精度也變得至關(guān)重要。信號(hào)鏈中的基本要素之一是信道估計(jì),即系統(tǒng)實(shí)時(shí)...
型號(hào) | 描述 | 數(shù)據(jù)手冊(cè) | 參考價(jià)格 |
---|---|---|---|
ARRIAGX_09 | ARRIAGX_09 - The ArriaTM GX family of devices combines 3.125 gigabits per second (Gbps) serial transceivers - Altera Corporation |
獲取價(jià)格
|
|
APEX20KC | APEX20KC - Programmable Logic Device - Altera Corporation |
獲取價(jià)格
|
|
ACEX1K | ACEX1K - Programmable Logic Device Family - Altera Corporation |
獲取價(jià)格
|
|
A8251 | A8251 - Programmable Communications Interface - Altera Corporation |
獲取價(jià)格
|
|
A6402 | A6402 - Universal Asynchronous Receiver/Transmitter - Altera Corporation |
獲取價(jià)格
|
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |