完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > altera
自二十年前發(fā)明世界上第一個可編程邏輯器件開始,Altera公司(阿爾特拉)(NASDAQ:ALTR)秉承了創(chuàng)新的傳統(tǒng),是世界上“可編程芯片系統(tǒng)”(SOPC)解決方案倡導(dǎo)者。Altera結(jié)合帶有軟件工具的可編程邏輯技術(shù)、知識產(chǎn)權(quán)(IP)和技術(shù)服務(wù),在世界范圍內(nèi)為14,000多個客戶提供高質(zhì)量的可編程解決方案。
文章:632個 瀏覽:157740次 帖子:194個
由FPGA DITY開發(fā)板實現(xiàn)數(shù)碼管模六十計數(shù)器的循環(huán)顯示
數(shù)碼管顯示0到60,每隔0.5s加1.采用動態(tài)掃描方式。如此循環(huán)知道世界末日。
Altera的 LVDS 系統(tǒng)電路板設(shè)計
LVDS 采用了差分傳輸機制,每一 LVDS 信號使用兩條走線。 這兩條走線之間的電壓差定義了 LVDS 信號值。
Stratix III FPGAs support SGMII GigE operation on LVDS I/O pins at 1.25 Gbps...
基于Altera ASI IP核的ASI發(fā)送卡實現(xiàn)
設(shè)計實現(xiàn)基于PC 機和ASI 接口標準的電視 節(jié)目傳輸流的收發(fā)設(shè)備,在節(jié)目的制作、保存和重播等方面有大量的應(yīng)用。
40-nm FPGA的性能和8.5 Gbps收發(fā)器的具備功能
在這一4分鐘的視頻演示中,您將看到Altera新的40-nm FPGA展示其性能達到1.5-Gbps的LVDS以及具有優(yōu)異信號完整性的8.5-Gbps收...
從工藝選擇到設(shè)計直至投產(chǎn),設(shè)計人員關(guān)注的重點是以盡可能低的功耗獲得最佳性能。Altera在功耗和性能上的不斷創(chuàng)新,那其28nm高端FPGA如何實現(xiàn)功耗和...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |