完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級功能的IP(Intellectual Property)核。
文章:1678個(gè) 瀏覽:129217次 帖子:5356個(gè)
 
														【PlanAhead教程-9】Summary and More Information
教您如使用PlanAhead 13.1進(jìn)行設(shè)計(jì)應(yīng)用,通過一個(gè)設(shè)計(jì)程序,來體驗(yàn)PlanAhead的功能強(qiáng)大
 
														【PlanAhead教程】-2 Start_Project and Source File Management
教您如使用PlanAhead 13.1進(jìn)行設(shè)計(jì)應(yīng)用,通過一個(gè)設(shè)計(jì)程序,來體驗(yàn)PlanAhead的功能強(qiáng)大
 
														
							描述:單Bank內(nèi)行切換時(shí),每次打開一個(gè)Row,進(jìn)行一次寫操作以后,必須重新打開另外一個(gè)Row,才能進(jìn)行該Row的寫操作。兩個(gè)Row打開操作有時(shí)間間隙要...
閑談Vitis AI|DPU在UltraScale平臺下的軟硬件流程(1)
本篇中,我想跳過一些細(xì)枝末節(jié), 先簡單介紹 AMD Xilinx Vitis AI 在 Zynq 這個(gè)硬件加速平臺下軟硬件開發(fā)的基本思路和流程,把各個(gè)開...
 
														
							當(dāng)我們在對產(chǎn)品的FPGA代碼做遠(yuǎn)程升級時(shí),通常都是把加密后的下載文件發(fā)給用戶,讓用戶在本地進(jìn)行下載升級。但有時(shí)候由于我們沒檢查好,致使更新程序有問題,這...
 
														MPSoC設(shè)計(jì)中USB Phy的復(fù)位信號
在Xilinx的ZCU102和ZCU106單板設(shè)計(jì)中,使用了管腳PS_MODE1作為外部USB Phy的復(fù)位信號。在MPSoC的文檔ug1085和ug1...
ubuntu16.04如何安裝petalinux_2017.4
1.安裝環(huán)境說明 本文安裝環(huán)境為VM14.1.1 + ubuntu16.04_64 + petalinux_2017.4 ,流程按照ug1144(v20...
2020-12-05 標(biāo)簽:Xilinx 3.1k 0
基于FPGA圖像處理的視頻流實(shí)時(shí)處理系統(tǒng)
PYNQ-Z2 是基于 Xilinx ZYNQ-7000 FPGA 的平臺,除繼承了傳統(tǒng) ZYNQ 平 臺的強(qiáng)大處理性能外,還兼容 Arduino 接口...
深度估算是自動(dòng)駕駛領(lǐng)域的一項(xiàng)關(guān)鍵技術(shù)。作為自動(dòng)駕駛中最常用的傳感器,攝像頭能夠獲取全面、豐富又密集的信息?;诹Ⅲw視覺的深度估算技術(shù)可以準(zhǔn)確識別和定位運(yùn)...
 
														Distributed Memory Generator IP核簡介
Distributed Memory Generator IP 核采用 LUT RAM 資源創(chuàng)建各種不同的存儲器結(jié)構(gòu)。IP可用來創(chuàng)建只讀存儲器 (ROM...
 
														Xilinx FPGA電源設(shè)計(jì)與注意事項(xiàng)
總得來說,kintex7 FPGA電源結(jié)構(gòu)比較復(fù)雜。目前用戶設(shè)計(jì)的7系列FPGA帶上電順序的電源方案常用各個(gè)電源芯片的輸入EN和輸出PGOOD來控制順序...
2023-01-17 標(biāo)簽:fpga電源設(shè)計(jì)Xilinx 3.1k 0
Aldec公司推出HES-HPC-DSP-KU115 FPGA加速板卡
高頻交易是指從那些人們無法利用的極為短暫的市場變化中尋求獲利的計(jì)算機(jī)化交易,比如,某種證券買入價(jià)和賣出價(jià)差價(jià)的微小變化,或者某只股票在不同交易所之間的微...
Xilinx監(jiān)控系統(tǒng)開發(fā)人員面臨的挑戰(zhàn)
在本次網(wǎng)絡(luò)研討會(huì)中,Xilinx展示了高級監(jiān)控系統(tǒng)開發(fā)人員面臨的關(guān)鍵挑戰(zhàn),重點(diǎn)是何時(shí)在邊緣或云端本地化實(shí)時(shí)圖像處理。
2018-11-29 標(biāo)簽:圖像處理xilinx監(jiān)控系統(tǒng) 3k 0
 
														FPGA架構(gòu)演進(jìn)之路 FPGA架構(gòu)設(shè)計(jì)原則和實(shí)現(xiàn)挑戰(zhàn)
摘要:自三十多年前問世以來,現(xiàn)場可編程門陣列(FPGAs)已被廣泛用于實(shí)現(xiàn)來自不同領(lǐng)域的無數(shù)應(yīng)用。由于其底層的硬件可重新配置性,與定制設(shè)計(jì)的芯片相比,F(xiàn)...
Docker里玩轉(zhuǎn)PetaLinux的上手教程
作者:Alex He,Xilinx 嵌入式技術(shù)專家 Xilinx 嵌入式技術(shù)專家 Alex He 與大家分享在Docker里玩轉(zhuǎn)PetaLinux的上手...
2020-12-25 標(biāo)簽:LinuxXilinx嵌入式開發(fā)板 3k 0
 
														詳解Vivado非工程模式的精細(xì)設(shè)計(jì)過程
將設(shè)置設(shè)計(jì)的輸出路徑,設(shè)置設(shè)計(jì)輸出路徑的步驟如下所示。 第一步:如圖4.3所示,在“Vivado%”提示符后輸入命令“set outputDir ./g...
2024-04-03 標(biāo)簽:XilinxWINDOWS操作系統(tǒng) 3k 0
 
														如何創(chuàng)建AXI CDMA Linux用戶空間示例應(yīng)用
本篇博文將為您演示如何創(chuàng)建 AXI CDMA Linux 用戶空間示例應(yīng)用。 示例設(shè)計(jì)將在 Zynq UltraScale+ RFSoC ZCU111 ...
 換一批
               換一批
          編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 | 
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI | 
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 | 
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 | 
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST | 
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip | 
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA | 
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads | 
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus | 
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow | 
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS | 
| DuerOS | Brillo | Windows11 | HarmonyOS |