位周期代表串口傳輸一個(gè)bit所占用的時(shí)間。假設(shè)系統(tǒng)時(shí)鐘是50MHz，波特率是115200Bd，那么串口發(fā)送和接收時(shí)，數(shù)據(jù)的每個(gè)位將占用1/115200=8.68us，每個(gè)位占用50000000/115200 ≈ 434個(gè)系統(tǒng)時(shí)鐘周期。

奇偶校驗(yàn)

奇偶校驗(yàn)（Parity Check）是一種驗(yàn)證數(shù)據(jù)傳輸正確與否的方法。

奇校驗(yàn)（Odd Parity）：通過(guò)設(shè)置校驗(yàn)位為"1"或"0"，讓傳輸?shù)臄?shù)據(jù)（包含校驗(yàn)位）中"1"的個(gè)數(shù)為奇數(shù)。

偶校驗(yàn)（Even Parity）：通過(guò)設(shè)置校驗(yàn)位為"1"或"0"，讓傳輸?shù)臄?shù)據(jù)（包含校驗(yàn)位）中"1"的個(gè)數(shù)為偶數(shù)。

以發(fā)送數(shù)據(jù)"10101010"為例（數(shù)據(jù)中包含4個(gè)"1"），奇校驗(yàn)時(shí)校驗(yàn)位應(yīng)設(shè)置為"1"：

偶校驗(yàn)時(shí)校驗(yàn)位應(yīng)設(shè)置為"0"：

奇偶校驗(yàn)的缺點(diǎn)：無(wú)法檢測(cè)雙位錯(cuò)誤；沒(méi)辦法確定哪一位出錯(cuò)；不能修正。所以一般應(yīng)用中有的人會(huì)直接舍棄校驗(yàn)位。

消除累計(jì)誤差

UART發(fā)送方和接收方使用各自的時(shí)鐘，在這種情況下容易產(chǎn)生累計(jì)誤差。比如發(fā)送方首先發(fā)送1-bit數(shù)據(jù)，它計(jì)時(shí)了1s后開(kāi)始發(fā)送第二個(gè)1-bit數(shù)據(jù)，可是接收方在接收第一個(gè)1-bit數(shù)據(jù)時(shí)，它只計(jì)時(shí)了0.9s，發(fā)送方在發(fā)送完一個(gè)8-bit數(shù)據(jù)后，會(huì)產(chǎn)生誤差；如果第二次發(fā)送數(shù)據(jù)時(shí)又緊接著發(fā)，那誤差累計(jì)就會(huì)導(dǎo)致誤差越來(lái)越大。

為了消除累計(jì)誤差，UART一次只能發(fā)送一個(gè)字節(jié)的數(shù)據(jù)，不能連續(xù)發(fā)送多個(gè)字節(jié)數(shù)據(jù)。

電平轉(zhuǎn)換

UART是通信協(xié)議，它定義了數(shù)據(jù)的格式。UART通常以 TTL/CMOS 電平在芯片之間傳輸。其邏輯 1 是 3.3V/5V，邏輯 0 是 0V。它只在板級(jí)或極短距離內(nèi)有效，因?yàn)?TTL 電平抗干擾能力差，傳輸距離短。

想要UART通信抗干擾能力強(qiáng)，傳輸距離變遠(yuǎn)，在物理層上需要采用RS-232, RS-422, RS-485標(biāo)準(zhǔn)進(jìn)行UART信號(hào)傳輸。

FPGA 的 UART 模塊（TTL 電平）不能直接接 RS-232 或 RS-422/485 網(wǎng)絡(luò)，需要一個(gè) “電平轉(zhuǎn)換芯片” 作為橋梁。

就拿DE2-115開(kāi)發(fā)板上的RS232接口來(lái)說(shuō)，RS232的電平使用負(fù)邏輯電平，和FPGA 的電平（TTL）不一樣，需要中間的轉(zhuǎn)換芯片，DE2-115開(kāi)發(fā)板采用的是ZT3232LEEY，將+-15v的邏輯電平轉(zhuǎn)換為T(mén)TL電平。

RS-232 、 RS-422和RS-485的物理接口一般采用DB9接口或者鳳凰頭接口（接口形式不固定，也有其他物理接口比如網(wǎng)口等）。

DB9接口：

鳳凰頭接口：

這是 RS-232、RS-422 和 RS-485 標(biāo)準(zhǔn)在最常見(jiàn)的 DB9 接口上的物理接口引腳定義表格：

但DB9的體積比較大，為了節(jié)省開(kāi)發(fā)板的空間，現(xiàn)在大多用USB口替代，比如C5G和TSP開(kāi)發(fā)板，分別用FT232R和CP2102N來(lái)作為USB電平和TTL電平之間的轉(zhuǎn)換，以及uart協(xié)議和USB協(xié)議之間的轉(zhuǎn)換。

具體流程如下：

FPGA 仍通過(guò) UART (TTL) 發(fā)送數(shù)據(jù)。

數(shù)據(jù)發(fā)送給 USB轉(zhuǎn)UART芯片。

該芯片將簡(jiǎn)單的 UART 協(xié)議數(shù)據(jù)打包成復(fù)雜的 USB 協(xié)議數(shù)據(jù)包。

電腦接收到 USB 數(shù)據(jù)包后，需要安裝驅(qū)動(dòng)程序，將其解包還原成 UART 數(shù)據(jù)，并在操作系統(tǒng)中創(chuàng)建一個(gè)虛擬串口（如 COM3）。

這樣，上位機(jī)軟件就可以像操作傳統(tǒng)串口一樣，通過(guò)這個(gè)虛擬串口與 FPGA 通信了。

所以，當(dāng)我們?cè)谠O(shè)計(jì)FPGA串口收發(fā)的時(shí)候，只需要按UART協(xié)議收發(fā)數(shù)據(jù)，CH340G、FT232R和CP2102N芯片會(huì)幫我們完成uart與外部USB設(shè)備之間信號(hào)轉(zhuǎn)換。

TSP開(kāi)發(fā)板的USB轉(zhuǎn)UART橋接芯片采用CP2102N，C5G開(kāi)發(fā)板采用FT232R，DE10-Standard開(kāi)發(fā)板采用CH340G，DE23-Lite開(kāi)發(fā)板采用FT2232H。

后續(xù)即將發(fā)布：

2-基于TSP 開(kāi)發(fā)板的FPGA 串口通信設(shè)計(jì) （CP2102N）

3-基于DE10-Standard 開(kāi)發(fā)板的FPGA 串口通信設(shè)計(jì) （CH340G）

4-基于DE23-Lite 開(kāi)發(fā)板的FPGA 串口通信設(shè)計(jì) （FT2232H）

5-基于C5G 開(kāi)發(fā)板的FPGA 串口通信設(shè)計(jì) （采用Nios II控制Intel Uart IP進(jìn)行串口收發(fā)）

本文知識(shí)點(diǎn)總結(jié)如下：