完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級(jí)集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級(jí)功能的IP(Intellectual Property)核。
文章:1678個(gè) 瀏覽:129187次 帖子:5356個(gè)
PL設(shè)計(jì)中MPSoC EMIO GPIO的應(yīng)用
MPSoC 為PL提供了96個(gè)GPIO,通過EMIO管腳鏈接到PL。 普通PL設(shè)計(jì),一般只會(huì)用到幾個(gè)GPIO管腳??梢允褂肰ivado IPI中的Sli...
作為一名FPGA工程師,經(jīng)常需要在多個(gè)FPGA設(shè)備之間移植項(xiàng)目,核心的問題是IP的管理和移植,今天通過安裝和使用 FuseSoC 在多個(gè) AMD FPG...
基于Xilinx Zynq SoC的“小傻瓜(Snickerdoodle)”開發(fā)套件
今天向大家推薦一款基于Xilinx Zynq SoC的低價(jià)開發(fā)板,這款開發(fā)板命名為“小傻瓜(Snickerdoodle)”,是位于美國(guó)舊金山的設(shè)計(jì)工作室...
通過Xilinx FFT IP核的使用實(shí)現(xiàn)OFDM
由于OFDM接收機(jī)中大多是數(shù)據(jù)串并轉(zhuǎn)換后的連續(xù)低速并行數(shù)據(jù)流輸入FFT,故這里采用流水線結(jié)構(gòu)。之后根據(jù)OFDM子載波數(shù)選擇變換長(zhǎng)度。該IP核僅支持50M...
借助多功能Xilinx Zynq Ultrascale+ MPSoC加速計(jì)算密集型應(yīng)用開發(fā)
計(jì)算密集型應(yīng)用是指需要大量復(fù)雜計(jì)算的任何計(jì)算機(jī)應(yīng)用。像 AI 推理、大數(shù)據(jù)分析、網(wǎng)絡(luò)和科學(xué)研究建模之類就是如今的一些比較流行的計(jì)算密集型應(yīng)用。Xilin...
基于Xilinx Virtex-II FPGA的硬件哈希算法的研究分析
在計(jì)算關(guān)鍵詞在文檔里出現(xiàn)次數(shù)的過程中,需要一種存儲(chǔ)結(jié)構(gòu)來存儲(chǔ)相關(guān)信息,這種存儲(chǔ)結(jié)構(gòu)必須易于執(zhí)行查找、插入及刪除操作。哈希是一種以常數(shù)平均時(shí)間執(zhí)行查找、插...
賽靈思(Xilinx)如何實(shí)現(xiàn)更出色的工業(yè)自動(dòng)化應(yīng)用?
Xilinx All Programmable 平臺(tái)和解決方案可實(shí)現(xiàn)更出色的工業(yè)自動(dòng)化和工業(yè)成像應(yīng)用。Xilinx FPGA 和 Zynq-7000 A...
FIFO作為FPGA崗位求職過程中最常被問到的基礎(chǔ)知識(shí)點(diǎn),也是項(xiàng)目中最常被使用到的IP,其意義是非常重要的。本文基于對(duì)FIFO Generator的Xi...
FPGA零基礎(chǔ)學(xué)習(xí)之Vivado-ROM使用教程
系統(tǒng)性的掌握技術(shù)開發(fā)以及相關(guān)要求,對(duì)個(gè)人就業(yè)以及職業(yè)發(fā)展都有著潛在的幫助,希望對(duì)大家有所幫助。本次帶來Vivado系列,ROM使用教程。話不多說,上貨。
ISE13.1調(diào)用Modelsim10.0出現(xiàn)的一點(diǎn)小問題及解決過程
在System Generator做了點(diǎn)仿真,驗(yàn)證成功之后,自動(dòng)生成了testbench文件,然后在ISE中打開生成的工程,調(diào)用Modelsim選擇be...
浪潮聯(lián)合Xilinx發(fā)布全球首款集成HBM2的FPGA AI加速卡F37X
浪潮聯(lián)合賽靈思宣布推出全球首款集成HBM2高速緩存的FPGA AI加速卡F37X,可在不到75W典型應(yīng)用功耗提供28.1TOPS的INT8計(jì)算性能和46...
【ALINX 技術(shù)分享】AMD Versal AI Edge 自適應(yīng)計(jì)算加速平臺(tái)之 Versal 介紹(2)
【ALINX 技術(shù)分享】AMD Versal AI Edge 自適應(yīng)計(jì)算加速平臺(tái)之 Versal 介紹,以及Versal 芯片開發(fā)流程的簡(jiǎn)介。
數(shù)字設(shè)計(jì)FPGA應(yīng)用:編譯軟件的安裝與使用
本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線,全面講解FPGA的原理及電路設(shè)計(jì)、Verilog HDL語(yǔ)言及VIVADO的應(yīng)用,并循序漸進(jìn)...
《XDC 約束技巧之時(shí)鐘篇》中曾對(duì) I/O 約束做過簡(jiǎn)要概括,相比較而言,XDC 中的 I/O 約束雖然形式簡(jiǎn)單,但整體思路和約束方法卻與 UCF 大相...
Pentek 開展的FPGA設(shè)計(jì),縮短設(shè)計(jì)周期同時(shí)最小化風(fēng)險(xiǎn)
作者:Robert Sgandurra,Pnetek公司產(chǎn)品總監(jiān) 當(dāng)面對(duì)一個(gè)項(xiàng)目計(jì)劃時(shí),你最后一次聽到“需要多長(zhǎng)時(shí)間就花多長(zhǎng)時(shí)間”或者“如果第一次不成功...
Xilinx FPGA時(shí)序約束設(shè)計(jì)和分析
在進(jìn)行FPGA的設(shè)計(jì)時(shí),經(jīng)常會(huì)需要在綜合、實(shí)現(xiàn)的階段添加約束,以便能夠控制綜合、實(shí)現(xiàn)過程,使設(shè)計(jì)滿足我們需要的運(yùn)行速度、引腳位置等要求。通常的做法是設(shè)計(jì)...
LOC約束是FPGA設(shè)計(jì)中最基本的布局約束和綜合約束,能夠定義基本設(shè)計(jì)單元在FPGA芯片中的位置,可實(shí)現(xiàn)絕對(duì)定位、范圍定位以及區(qū)域定位。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |