本文要點(diǎn)
作為一名資深的電子設(shè)計(jì)工程師,在 Allegro中將走線優(yōu)化好、散熱調(diào)整好、阻抗控制精準(zhǔn),能夠?yàn)楹笃谡{(diào)試和改板省下不少心力,好處就不用多說了!
上期我們介紹了如何利用約束管理器去約束我們的走線;本期我們將教會大家如何更快更精準(zhǔn)的優(yōu)化我們的布線。
應(yīng)用場景
1.兩條甚至多條高速線(例如:時(shí)鐘、差分對、高速數(shù)據(jù)線)長距離緊挨著走線時(shí),它們之間會通過電場和磁場產(chǎn)生能量,就需要在布平行線的時(shí)候做約束,優(yōu)化布線即在一定程度上減少了串?dāng)_,又能夠保證時(shí)序。
2.在高速電路設(shè)計(jì)中,當(dāng)差分對的布線不對稱、兩根線之間的距離過大時(shí),會造成共模噪聲抑制能力大幅減弱、阻抗失控、導(dǎo)致信號反射、時(shí)序偏差等問題。處理未耦合的差分對,優(yōu)化布線能夠調(diào)整間距,實(shí)現(xiàn)均勻耦合。
3.在高頻/射頻電路中,走線90°的尖角會像一個(gè)微型天線,產(chǎn)生不必要的寄生電容和電感,增加輻射損耗和反射,惡化插入損耗和回波損耗,直接影響射頻性能和功率傳輸效率,因此需要在布線完成后對于整個(gè)電路板進(jìn)行布線優(yōu)化。養(yǎng)成好習(xí)慣,能夠讓你的設(shè)計(jì)水平立竿見影,專業(yè)程度立馬提升。
運(yùn)行環(huán)境
1、操作系統(tǒng):Win 11
2、Cadence軟件配置:Allegro X Designer Plus 24.1-2024 P001 [9/4/2024] Windows SPB 64-bit EditionEdition
布線優(yōu)化
1.打開Cadence軟件,選擇產(chǎn)品Allegro X Designer Plus,點(diǎn)擊OK進(jìn)入軟件。
2.點(diǎn)擊View-Vision Manager,打開Visions窗口界面。
3.在Vision窗口界面下拉選擇Route Vision,啟用布線配置。
4.點(diǎn)擊Configure進(jìn)行配置,僅勾選(平行間隙小于標(biāo)準(zhǔn)值),當(dāng)鼠標(biāo)懸停在勾選對話框時(shí),在界面下方會展示該選項(xiàng)的說明以及相關(guān)的圖表。
5.選擇ok進(jìn)行配置。
6.回到Visions界面,勾選Dynamic Log,可查看不滿足布線要求的值
7.勾選Parallel Gap Less Than并設(shè)置平行線之間的標(biāo)準(zhǔn)值為6mil。
8.點(diǎn)擊Viewlog,接著在下方的Vision Report界面就可以查看平行線之間的距離小于標(biāo)準(zhǔn)值的層以及網(wǎng)絡(luò)的報(bào)告,雙擊報(bào)告中的某一項(xiàng)內(nèi)容,allegro會自動定位到未滿足距離要求的走線上。
9.在Visions界面勾選Log Current View Only,當(dāng)在Allegro的布線界面進(jìn)行縮放操作時(shí),Vision Report會迅速縮減為僅包含在視圖中顯示的區(qū)域的項(xiàng)目,更好的對布線進(jìn)行局部優(yōu)化;當(dāng)我們在視圖中對于布線進(jìn)行優(yōu)化完成后,走線將由紅色恢復(fù)為正常走線顏色,同時(shí)動態(tài)日志也會自動更新。
10.也可以來到Visibilityjiamian ,在view對話框下拉選擇File:02_Parallel_Gap,也可以實(shí)現(xiàn)快速定位。
幾種布線優(yōu)化命令
1.Non-Optimized Segs:優(yōu)化焊盤之間的布線間距以及走線與焊盤之間的間距。
2.Uncoupled Diff-Pair Segs:未耦合差分對檢查,差分對用于實(shí)現(xiàn)相位控制則需要分離和解耦,快速定位解耦線段。
3.Non-ideal Pad Entry:檢查同一網(wǎng)線與引腳之間的間距,以確保在轉(zhuǎn)彎前各段能正確地從引腳處伸出。
4.90 Degree Corners:識別出那些在設(shè)計(jì)中通常不被接受的90度拐角。
5.Min Miter/Corner Size:用于確定低于設(shè)定參數(shù)的轉(zhuǎn)角位置,驗(yàn)證走線中的斜坡/管腳是否滿足要求。
6.Min Seg/Arc Length:突出顯示低于設(shè)定參數(shù)的分段或弧形部分。
7.Min Arc Radius:找出任何低于設(shè)定參數(shù)的弧線。
8.Non Arc Corners:用于查找任何非弧形的拐角或弧形部分。
總結(jié)欄
本期主要為大家揭秘了如何實(shí)現(xiàn)布線精準(zhǔn)定位并優(yōu)化,下一期我們將為大家呈現(xiàn)不同封裝器件的快速扇出孔,為大家的PCB布局布線帶來便利。
-
PCB設(shè)計(jì)
+關(guān)注
關(guān)注
396文章
4881瀏覽量
93338 -
布線
+關(guān)注
關(guān)注
9文章
808瀏覽量
85786 -
allegro
+關(guān)注
關(guān)注
42文章
750瀏覽量
149085 -
電子設(shè)計(jì)
+關(guān)注
關(guān)注
42文章
833瀏覽量
49627
發(fā)布評論請先 登錄
Cadence新的Allegro平臺變革下一代PCB設(shè)計(jì)生產(chǎn)力
Cadence新Allegro平臺為PCB設(shè)計(jì)工程師樹立全新典范
Cadence Allegro平臺先進(jìn)的約束驅(qū)動PCB流程和布線能力
Allegro技術(shù)如何助力EDA360目標(biāo)的實(shí)現(xiàn)
ALLEGRO PCB ROUTER
簡易pcb軟件allegro中手工封裝技術(shù)
高速PCB的布局布線優(yōu)化

AD PCB封裝轉(zhuǎn)Allegro封裝或者AD PCB轉(zhuǎn)Allegro PCB

PCB設(shè)計(jì)之Allegro軟件問題

技術(shù)資訊 I 高效差分對布線指南:提高 PCB 布線速度

PCB設(shè)計(jì)布線Cadence 20問
Allegro X 23.11 版本更新 I PCB 設(shè)計(jì):DFA_BOUND 用于 DFA 規(guī)則設(shè)定

技術(shù)資訊 I 如何使用 Allegro X PCB Editor 優(yōu)化RF布線和阻抗

技術(shù)資訊 I Allegro PCB設(shè)計(jì)中的扇出孔操作

技術(shù)資訊 I 在 Allegro PCB 中如何快速布局

評論