18video性欧美19sex,欧美高清videosddfsexhd,性少妇videosexfreexxx片中国,激情五月激情综合五月看花,亚洲人成网77777色在线播放

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

技術(shù)資訊 I Allegro PCB 設(shè)計(jì)中布線優(yōu)化

深圳(耀創(chuàng))電子科技有限公司 ? 2025-09-12 16:07 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本文要點(diǎn)


作為一名資深的電子設(shè)計(jì)工程師,在 Allegro中將走線優(yōu)化好、散熱調(diào)整好、阻抗控制精準(zhǔn),能夠?yàn)楹笃谡{(diào)試和改板省下不少心力,好處就不用多說了!

上期我們介紹了如何利用約束管理器去約束我們的走線;本期我們將教會大家如何更快更精準(zhǔn)的優(yōu)化我們的布線。


應(yīng)用場景


1.兩條甚至多條高速線(例如:時(shí)鐘、差分對、高速數(shù)據(jù)線)長距離緊挨著走線時(shí),它們之間會通過電場和磁場產(chǎn)生能量,就需要在布平行線的時(shí)候做約束,優(yōu)化布線即在一定程度上減少了串?dāng)_,又能夠保證時(shí)序。

2.在高速電路設(shè)計(jì)中,當(dāng)差分對的布線不對稱、兩根線之間的距離過大時(shí),會造成共模噪聲抑制能力大幅減弱、阻抗失控、導(dǎo)致信號反射、時(shí)序偏差等問題。處理未耦合的差分對,優(yōu)化布線能夠調(diào)整間距,實(shí)現(xiàn)均勻耦合。

3.在高頻/射頻電路中,走線90°的尖角會像一個(gè)微型天線,產(chǎn)生不必要的寄生電容和電感,增加輻射損耗和反射,惡化插入損耗和回波損耗,直接影響射頻性能和功率傳輸效率,因此需要在布線完成后對于整個(gè)電路板進(jìn)行布線優(yōu)化。養(yǎng)成好習(xí)慣,能夠讓你的設(shè)計(jì)水平立竿見影,專業(yè)程度立馬提升。


運(yùn)行環(huán)境


1、操作系統(tǒng):Win 11

2、Cadence軟件配置:Allegro X Designer Plus 24.1-2024 P001 [9/4/2024] Windows SPB 64-bit EditionEdition


布線優(yōu)化



1.打開Cadence軟件,選擇產(chǎn)品Allegro X Designer Plus,點(diǎn)擊OK進(jìn)入軟件。

8ba0cd02-8faf-11f0-8ce9-92fbcf53809c.png

2.點(diǎn)擊View-Vision Manager,打開Visions窗口界面。

8bb49544-8faf-11f0-8ce9-92fbcf53809c.png


3.在Vision窗口界面下拉選擇Route Vision,啟用布線配置。

8bca3fde-8faf-11f0-8ce9-92fbcf53809c.png

4.點(diǎn)擊Configure進(jìn)行配置,僅勾選(平行間隙小于標(biāo)準(zhǔn)值),當(dāng)鼠標(biāo)懸停在勾選對話框時(shí),在界面下方會展示該選項(xiàng)的說明以及相關(guān)的圖表。

5.選擇ok進(jìn)行配置。

8be2b744-8faf-11f0-8ce9-92fbcf53809c.png


6.回到Visions界面,勾選Dynamic Log,可查看不滿足布線要求的值

7.勾選Parallel Gap Less Than并設(shè)置平行線之間的標(biāo)準(zhǔn)值為6mil。

8.點(diǎn)擊Viewlog,接著在下方的Vision Report界面就可以查看平行線之間的距離小于標(biāo)準(zhǔn)值的層以及網(wǎng)絡(luò)的報(bào)告,雙擊報(bào)告中的某一項(xiàng)內(nèi)容,allegro會自動定位到未滿足距離要求的走線上。

8c060848-8faf-11f0-8ce9-92fbcf53809c.png


9.在Visions界面勾選Log Current View Only,當(dāng)在Allegro的布線界面進(jìn)行縮放操作時(shí),Vision Report會迅速縮減為僅包含在視圖中顯示的區(qū)域的項(xiàng)目,更好的對布線進(jìn)行局部優(yōu)化;當(dāng)我們在視圖中對于布線進(jìn)行優(yōu)化完成后,走線將由紅色恢復(fù)為正常走線顏色,同時(shí)動態(tài)日志也會自動更新。

8c286adc-8faf-11f0-8ce9-92fbcf53809c.png


10.也可以來到Visibilityjiamian ,在view對話框下拉選擇File:02_Parallel_Gap,也可以實(shí)現(xiàn)快速定位。

8c3e7f5c-8faf-11f0-8ce9-92fbcf53809c.png

幾種布線優(yōu)化命令

8c638626-8faf-11f0-8ce9-92fbcf53809c.png


1.Non-Optimized Segs:優(yōu)化焊盤之間的布線間距以及走線與焊盤之間的間距。

8c638626-8faf-11f0-8ce9-92fbcf53809c.png


2.Uncoupled Diff-Pair Segs:未耦合差分對檢查,差分對用于實(shí)現(xiàn)相位控制則需要分離和解耦,快速定位解耦線段。

8c83839a-8faf-11f0-8ce9-92fbcf53809c.png


3.Non-ideal Pad Entry:檢查同一網(wǎng)線與引腳之間的間距,以確保在轉(zhuǎn)彎前各段能正確地從引腳處伸出。

8c9c1ed2-8faf-11f0-8ce9-92fbcf53809c.png


4.90 Degree Corners:識別出那些在設(shè)計(jì)中通常不被接受的90度拐角。

8cae67d6-8faf-11f0-8ce9-92fbcf53809c.png


5.Min Miter/Corner Size:用于確定低于設(shè)定參數(shù)的轉(zhuǎn)角位置,驗(yàn)證走線中的斜坡/管腳是否滿足要求。

8cc002a2-8faf-11f0-8ce9-92fbcf53809c.png


6.Min Seg/Arc Length:突出顯示低于設(shè)定參數(shù)的分段或弧形部分。

8cd15020-8faf-11f0-8ce9-92fbcf53809c.png


7.Min Arc Radius:找出任何低于設(shè)定參數(shù)的弧線。

8ce1a93e-8faf-11f0-8ce9-92fbcf53809c.png


8.Non Arc Corners:用于查找任何非弧形的拐角或弧形部分。

8cf2ed20-8faf-11f0-8ce9-92fbcf53809c.png

總結(jié)欄

本期主要為大家揭秘了如何實(shí)現(xiàn)布線精準(zhǔn)定位并優(yōu)化,下一期我們將為大家呈現(xiàn)不同封裝器件的快速扇出孔,為大家的PCB布局布線帶來便利。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • PCB設(shè)計(jì)
    +關(guān)注

    關(guān)注

    396

    文章

    4881

    瀏覽量

    93338
  • 布線
    +關(guān)注

    關(guān)注

    9

    文章

    808

    瀏覽量

    85786
  • allegro
    +關(guān)注

    關(guān)注

    42

    文章

    750

    瀏覽量

    149085
  • 電子設(shè)計(jì)
    +關(guān)注

    關(guān)注

    42

    文章

    833

    瀏覽量

    49627
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    Cadence新的Allegro平臺變革下一代PCB設(shè)計(jì)生產(chǎn)力

    。所有版本的Allegro PCB設(shè)計(jì)平臺均包含新的PCB編輯技術(shù),通過降低新方案學(xué)習(xí)曲線和優(yōu)化工具交互,可以提升設(shè)計(jì)師的效率和生
    發(fā)表于 06-19 09:36

    Cadence新Allegro平臺為PCB設(shè)計(jì)工程師樹立全新典范

    Delivery Network)過程必須考慮封裝和IC特性,”華為公司SI經(jīng)理姜向說?!袄?b class='flag-5'>Allegro PCB PI技術(shù)的增強(qiáng)性
    發(fā)表于 08-28 15:28

    Cadence Allegro平臺先進(jìn)的約束驅(qū)動PCB流程和布線能力

      Cadence設(shè)計(jì)系統(tǒng)公司發(fā)布了Cadence Allegro系統(tǒng)互連設(shè)計(jì)平臺針對印刷電路板(PCB)設(shè)計(jì)進(jìn)行的全新產(chǎn)品和技術(shù)增強(qiáng)。改進(jìn)后的平臺為約束驅(qū)動設(shè)計(jì)提供了重要的新功能,向IC、封裝和板
    發(fā)表于 11-23 17:02

    Allegro技術(shù)如何助力EDA360目標(biāo)的實(shí)現(xiàn)

      全球設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司日前發(fā)布了最新版的Allegro PCB與IC封裝技術(shù),提供了一些新功能,可以在芯片、SoC與系統(tǒng)開發(fā)方面大大提高了效率與設(shè)計(jì)的可預(yù)測性。新
    發(fā)表于 07-06 17:50

    ALLEGRO PCB ROUTER

    ALLEGRO PCB ROUTER今天領(lǐng)先的互連布線解決方案 Cadence Allegro印制電路板布線器,作為
    發(fā)表于 06-09 15:03 ?0次下載

    簡易pcb軟件allegro手工封裝技術(shù)

    簡易pcb軟件allegro手工封裝技術(shù) 在電路改板設(shè)計(jì)中經(jīng)常會遇到PCB軟件allegro
    發(fā)表于 01-23 11:39 ?1676次閱讀

    高速PCB的布局布線優(yōu)化

    本內(nèi)容詳細(xì)介紹了高速PCB設(shè)計(jì)的布局布線優(yōu)化方法,歡迎大家下載學(xué)習(xí)
    發(fā)表于 09-27 16:22 ?0次下載
    高速<b class='flag-5'>PCB</b>的布局<b class='flag-5'>布線</b><b class='flag-5'>優(yōu)化</b>

    AD PCB封裝轉(zhuǎn)Allegro封裝或者AD PCB轉(zhuǎn)Allegro PCB

    AD封裝轉(zhuǎn)ALLEGRO封裝時(shí),要把所有封裝放到一張PCB上或者分批次的放到PCB上,把PCB轉(zhuǎn)成ALLEGRO格式的,然后再用
    的頭像 發(fā)表于 04-05 17:06 ?5.1w次閱讀
    AD <b class='flag-5'>PCB</b>封裝轉(zhuǎn)<b class='flag-5'>Allegro</b>封裝或者AD <b class='flag-5'>PCB</b>轉(zhuǎn)<b class='flag-5'>Allegro</b> <b class='flag-5'>PCB</b>

    PCB設(shè)計(jì)之Allegro軟件問題

    Allegro是Cadence推出的先進(jìn) PCB 設(shè)計(jì)布線工具,也是目前最高端、最主流的PCB軟件代表之一,華為、中興這類大型公司使用的也是Alle
    的頭像 發(fā)表于 10-11 16:40 ?1w次閱讀
    <b class='flag-5'>PCB</b>設(shè)計(jì)之<b class='flag-5'>Allegro</b>軟件問題

    技術(shù)資訊 I 高效差分對布線指南:提高 PCB 布線速度

    本文要點(diǎn)PCB差分對的基礎(chǔ)知識。差分對布線指南,實(shí)現(xiàn)更好的布線設(shè)計(jì)。高效利用PCB設(shè)計(jì)工具?!氨娙耸安窕鹧娓摺薄Y源整合通常會帶來更好的結(jié)果。畢竟“三個(gè)臭皮匠,頂個(gè)諸葛亮”,在電子領(lǐng)
    的頭像 發(fā)表于 12-05 11:06 ?2134次閱讀
    <b class='flag-5'>技術(shù)</b><b class='flag-5'>資訊</b> <b class='flag-5'>I</b> 高效差分對<b class='flag-5'>布線</b>指南:提高 <b class='flag-5'>PCB</b> <b class='flag-5'>布線</b>速度

    PCB設(shè)計(jì)布線Cadence 20問

    Cadence Allegro現(xiàn)在幾乎成為高速板設(shè)計(jì)實(shí)際上的工業(yè)標(biāo)準(zhǔn),版本是2011年5月發(fā)布的Allegro 16.5。和它前端產(chǎn)品 Capture 的結(jié)合,可完成高速、高密度、多層的復(fù)雜
    發(fā)表于 01-05 15:34 ?1058次閱讀

    Allegro X 23.11 版本更新 I PCB 設(shè)計(jì):DFA_BOUND 用于 DFA 規(guī)則設(shè)定

    Allegro X 23.11 版本更新 I PCB 設(shè)計(jì):DFA_BOUND 用于 DFA 規(guī)則設(shè)定
    的頭像 發(fā)表于 06-29 08:12 ?2104次閱讀
    <b class='flag-5'>Allegro</b> X 23.11 版本更新 <b class='flag-5'>I</b> <b class='flag-5'>PCB</b> 設(shè)計(jì):DFA_BOUND 用于 DFA 規(guī)則設(shè)定

    技術(shù)資訊 I 如何使用 Allegro X PCB Editor 優(yōu)化RF布線和阻抗

    在射頻印刷電路板(RFPCBs)實(shí)現(xiàn)最佳功率傳輸,關(guān)鍵在于精心布線以滿足特定阻抗要求的走線。阻抗匹配至關(guān)重要,它確保走線具有相同的阻抗,以防止信號反射和功率傳輸效率低下。控制阻抗的關(guān)鍵在于微調(diào)
    的頭像 發(fā)表于 11-09 01:04 ?1914次閱讀
    <b class='flag-5'>技術(shù)</b><b class='flag-5'>資訊</b> <b class='flag-5'>I</b> 如何使用 <b class='flag-5'>Allegro</b> X <b class='flag-5'>PCB</b> Editor <b class='flag-5'>優(yōu)化</b>RF<b class='flag-5'>布線</b>和阻抗

    技術(shù)資訊 I Allegro PCB設(shè)計(jì)的扇出孔操作

    ,扇出是為印刷電路板上的表面貼裝器件創(chuàng)建分散通孔的過程。上期我們介紹了在布線操作布線優(yōu)化操作,實(shí)現(xiàn)PCB的合理規(guī)范走線;本期我們將講解在
    的頭像 發(fā)表于 09-19 15:55 ?2291次閱讀
    <b class='flag-5'>技術(shù)</b><b class='flag-5'>資訊</b> <b class='flag-5'>I</b> <b class='flag-5'>Allegro</b> <b class='flag-5'>PCB</b>設(shè)計(jì)<b class='flag-5'>中</b>的扇出孔操作

    技術(shù)資訊 IAllegro PCB 如何快速布局

    本文要點(diǎn)PCB布局的核心是“信號流”和“電源流”,常規(guī)的手動拖拽,容易忙中出錯(cuò),在茫茫飛線里玩“一起來找茬”,眼睛都快要瞅瞎了,僅為了找一個(gè)電容R1該放置在板上的什么位置合適;快速布局功能,幫你
    的頭像 發(fā)表于 09-26 23:31 ?1214次閱讀
    <b class='flag-5'>技術(shù)</b><b class='flag-5'>資訊</b> <b class='flag-5'>I</b> 在 <b class='flag-5'>Allegro</b> <b class='flag-5'>PCB</b> <b class='flag-5'>中</b>如何快速布局