完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > amd
提供最新的AMD公司產(chǎn)品和技術(shù),最活躍的AMD工程師社區(qū)
文章:5422個 瀏覽:138661次 帖子:29個
如何在應(yīng)用程序調(diào)試期間分析棧和堆使用情況
隨著 AMD Vitis 統(tǒng)一軟件平臺 2021.2 的發(fā)布,Vitis 引入了一個 Tcl 腳本,用于在應(yīng)用程序運(yùn)行的特定時間點(diǎn)協(xié)助查找棧和堆的內(nèi)存使...
2025-10-24 標(biāo)簽:amd內(nèi)存應(yīng)用程序 379 0
如何利用XPIO構(gòu)建并實(shí)現(xiàn)帶有Strobe的高速接口設(shè)計(jì)
在 AMD Versal 自適應(yīng) SoC 器件中,SelectIO 是實(shí)現(xiàn)高速接口的重要組成部分。它為器件提供了靈活且高性能的通用 I/O 資源,支持多...
AMD Versal自適應(yīng)SoC內(nèi)置自校準(zhǔn)的工作原理
本文提供有關(guān) AMD Versal 自適應(yīng) SoC 內(nèi)置自校準(zhǔn) (BISC) 工作方式的詳細(xì)信息。此外還詳述了 Versal 的異步模式及其對 BISC...
AMD Vivado IP integrator的基本功能特性
我們還將帶您了解在 AMD Zynq UltraScale+ MPSoC 開發(fā)板與 AMD Versal 自適應(yīng) SoC 開發(fā)板上使用 IP integ...
本篇博客演示了在 ZCU208 評估板和 ZCU216 評估板中通過運(yùn)行簡單的 RFDC 示例來快速檢查 RFDC IP 初始化的過程。它使用“rfdc...
2025-09-23 標(biāo)簽:amd數(shù)據(jù)轉(zhuǎn)換器Vivado 436 0
AMD 7nm Versal系列器件NoC的使用及注意事項(xiàng)
AMD 7nm Versal系列器件引入了可編程片上網(wǎng)絡(luò)(NoC, Network on Chip),這是一個硬化的、高帶寬、低延遲互連結(jié)構(gòu),旨在實(shí)現(xiàn)可...
2025-09-19 標(biāo)簽:amd片上網(wǎng)絡(luò)NoC 1.8k 0
德州儀器TPS536C5雙通道多相控制器技術(shù)解析與應(yīng)用指南
Texas Instruments TPS536C5雙通道多相控制器完全符合AMD SVI3標(biāo)準(zhǔn),具有雙通道、內(nèi)置非易失性存儲器 (NVM) 和PmBu...
如何在AMD Vitis Unified 2024.2中連接到QEMU
在本篇文章我們將學(xué)習(xí)如何在 AMD Vitis Unified 2024.2 中連接到 QEMU。 這是本系列的第 2 篇博文。要了解如何設(shè)置和使用 Q...
在AMD Versal自適應(yīng)SoC上使用QEMU+協(xié)同仿真示例
在任意設(shè)計(jì)流程中,仿真都是不可或缺的關(guān)鍵組成部分。它允許用戶在無任何物理硬件的情況下對硬件系統(tǒng)進(jìn)行確認(rèn)。這篇簡短的博客將介紹如何使用 QEMU + 協(xié)同...
AMD Versal自適應(yīng)SoC上的級聯(lián)模式示例
本篇博文主要講解在 PL 中如何使用 AXI Interrupt Controller (INTC) 的級聯(lián)模式,將 IP 核超過 32 個的中斷連接到...
在使用 AMD Vivado Design Suite 對開發(fā)板(Evaluation Board)進(jìn)行 FPGA 開發(fā)時,我們通常希望在創(chuàng)建工程時直接...
本文講述了AMD UltraScale /UltraScale+ FPGA 原生模式下,異步模式與同步模式的對比及其對時鐘設(shè)置的影響。
使用AMD Vitis Unified IDE創(chuàng)建HLS組件
這篇文章在開發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統(tǒng) IDE) 的基礎(chǔ)上撰寫,但使用的是 ...
基于AMD Versal器件實(shí)現(xiàn)PCIe5 DMA功能
Versal是AMD 7nm的SoC高端器件,不僅擁有比16nm性能更強(qiáng)的邏輯性能,并且其PS系統(tǒng)中的CPM PCIe也較上一代MPSoC PS硬核P...
如何使用AMD Vitis HLS創(chuàng)建HLS IP
本文逐步演示了如何使用 AMD Vitis HLS 來創(chuàng)建一個 HLS IP,通過 AXI4 接口從存儲器讀取數(shù)據(jù)、執(zhí)行簡單的數(shù)學(xué)運(yùn)算,然后將數(shù)據(jù)寫回存...
利用AMD VERSAL自適應(yīng)SoC的設(shè)計(jì)基線策略
您是否準(zhǔn)備將設(shè)計(jì)遷移到 AMD Versal 自適應(yīng) SoC?設(shè)計(jì)基線是一種行之有效的時序收斂方法,可在深入研究復(fù)雜的布局布線策略之前,幫您的 RTL ...
Versal 600G DCMAC Subsystem LogiCORE IP產(chǎn)品指南
AMD 自適應(yīng)計(jì)算文檔按一組標(biāo)準(zhǔn)設(shè)計(jì)進(jìn)程進(jìn)行組織,以便幫助您查找當(dāng)前開發(fā)任務(wù)相關(guān)的內(nèi)容。您可以在設(shè)計(jì)中心頁面上訪問 AMD Versal 自適應(yīng) SoC...
AMD Versal Adaptive SoC Clock Wizard AXI DRP示例
本文將使用 Clocking Wizard 文檔 PG321 中的“通過 AXI4-Lite 進(jìn)行動態(tài)重配置的示例”章節(jié)作為參考。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |