RTL頂層自動連線的秘密武器：Emacs verilog-mode介紹

Verilog-mode.el 是用于 Emacs 的非常流行的免費 Verilog 模式，它提供上下文相關(guān)的突出顯示、自動縮進，并提供宏擴展功能以大大...

2023-04-03 標(biāo)簽：VerilogRTL模擬器 4.9k 0

verilog中input和output作用

在Verilog中，input和output用于定義模塊的輸入和輸出端口。它們是用于通信的關(guān)鍵元素，定義了模塊與其它模塊之間的數(shù)據(jù)傳輸接口。通過inpu...

2024-02-23 標(biāo)簽：模塊Verilog端口 4.9k 0

高覆蓋率的Verilog代碼的編寫技巧

設(shè)計工程師需要關(guān)心的主要有行覆蓋率（Block），條件覆蓋率（Expression），翻轉(zhuǎn)覆蓋率（Toggle），狀態(tài)機覆蓋率。本文從ASIC設(shè)計的角度...

2022-05-26 標(biāo)簽：Verilog 4.8k 0

常用串行總線(一)——UART協(xié)議(Verilog實現(xiàn))

通用異步收發(fā)傳輸器（Universal Asynchronous Receiver/Transmitter)，通常稱作UART。它將要傳輸?shù)馁Y料在串行通...

2023-01-05 標(biāo)簽：接口Veriloguart 4.7k 0

verilog inout用法與仿真

Verilog語言是一種硬件描述語言（HDL），用于描述數(shù)字邏輯電路和系統(tǒng)。它是一種非常強大且廣泛使用的語言，在數(shù)字電路設(shè)計中扮演著重要的角色。其中， ...

2024-02-23 標(biāo)簽：硬件Verilog數(shù)字邏輯電路 4.7k 0

Verilog程序編寫規(guī)范

在實際工作中，許多公司對Verilog程序編寫規(guī)范都有要求。在公司內(nèi)部統(tǒng)一Verilog程序編寫規(guī)范不僅可以增強程序的可讀性、可移植性，而且也有助于邏輯...

2022-09-15 標(biāo)簽：fpgaVerilog程序編寫 4.6k 0

SystemVerilog中的關(guān)聯(lián)數(shù)組

關(guān)聯(lián)數(shù)組實際上是一種查找表，內(nèi)存空間直到被使用時才會分配，每個數(shù)據(jù)項都會有一個特定的“鍵（索引）”，索引的類型不局限于整型。

2022-10-31 標(biāo)簽：VerilogSystem數(shù)組 4.5k 0

一文淺析case、casex、casez區(qū)別

先，case的描述，匹配都是從上到下進行的，如果使用了casez，看上面的casez的列表，只要輸入有z/?的話，就能和任意匹配。

2022-09-30 標(biāo)簽：VerilogCase 4.4k 0

FPGA數(shù)字圖像顯示原理與實現(xiàn)(Verilog)

視頻圖像經(jīng)過數(shù)十年的發(fā)展，已形成了一系列的規(guī)范，以VGA和HDMI為主的視頻圖像接口協(xié)議也得到定義與推廣。盡管DP、DVI、Type-C等圖像接口技術(shù)近...

2023-01-29 標(biāo)簽：fpgaHDMI接口 4.4k 0

深入理解FPGA Verilog HDL語法(一)

今天給大俠帶來的是一周掌握FPGA Verilog HDL 語法，今天開啟第一天，下面咱們廢話就不多說了，一起來看看吧。

2022-07-18 標(biāo)簽：fpgaVerilogHDL 4.4k 1